关键字 |
| CMOS，注入锁紧，调制器，正交移相键控(QPSK)，环压控制振荡器(VCO) |
介绍 |
| 在卫星或电信系统中，调制是在介质上传送信息信号的过程。为了扩大模拟信号或数字数据的传输范围，我们需要通过空气以外的介质进行传输。把信息转换成能成功地通过媒介传递的过程叫做调制。我们正在使用QPSK调制，这是一种数字调制。在进入主要焦点之前，我们将简要讨论调制，不同类型的调制及其分析。 |
相关工作 |
| 在[2]中，作者提出了一种低功率QPSK发射机，工作频段为405-406MHz，有10个信道，信道带宽为100 KHz。射频载波是通过注入锁环振荡器产生的。本文提出了一种在LC振荡器中实现宽带注入锁定的新技术。相锁环和注入锁元件共生结合，以实现广泛的锁定范围，同时保留后者的简单性。在[4]中，作者构造了一种用于60ghz无线个人局域网应用的混合模QPSK解调器。采用60nm CMOS工艺实现的原型芯片可解调4.8 gb /s载频4.8 GHz的QPSK信号。在[5]中，低相位噪声的整数n锁相环(PLL)在许多应用中具有吸引力，如时钟生成和模数转换。次谐波注入锁相技术、次采样技术和倍增延迟锁相环(MDLL)可以显著改善整数n锁相环的相位噪声。 |
直接注入锁定QPSK调制器 |
| 图1(a)显示了基于正交输出锁相环的传统QPSK调制器，该调制器采用了许多射频块，如混频器、数模转换器(dac)和用于正交混合[6]的滤波器。因此，这种结构需要消耗大量的面积和功率来产生正交输出和正交混合。 |
| 在[7-8]中，基于环形vco，采用注入锁相生成锁相时钟。采用锁相时钟在功率放大器(PA)和相位多路复用器(MUX)中实现相位调制。此外，在[3]中，通过调整n LC VCO的自谐振频率，加上注入锁相和使用极性交换电路，直接实现相位调制。 |
| 本文提出的QPSK调制器如图1 (b)所示，该调制器利用了锁相、混相等注入锁相特性。锁相和调制面积分别通过使用来自时钟的脉冲和使用与时钟同步的数据来实现。与[3]范围内相比，本文提出的QPSK调制器仅使用环形VCO和相位调制脉冲注入，可以实现简单小巧的QPSK调制器。 |
| 图2描述了所提出的QPSK调制器的详细框图。它由来自时钟的成比例25%脉冲发生器(DUTY25)、串行到并行电路(S/P)、内部/外部数据选择器和内部序列长度为2的伪随机比特序列(PRBS)发生器组成71。 |
| 在这封信中，XRST较高时的测量使用的是PRBS发生器产生的内部数据。上面提到的块的作用是将串行输入数据分解成并行序列。它还包含一个环形VCO、一个脉冲发生器和一个脉冲选择器。脉冲选择器根据并行数据序列(I+， I-， Q+.Q-)选择注入脉冲，如图2所示。因此，相位调制脉冲注入到VCO中。 |
| 图4为所提出的两级正交环压控振荡器。注入信号以锁紧时轨对轨次谐波脉冲的形式输入到I相和q相延迟单元，这些脉冲由内部的nand型脉冲发生器产生。该脉冲发生器可以通过调节控制电压来控制脉冲宽度，并产生小于100ps的脉冲。在这个提出的环形VCO中，输出节点和地之间的NMOS开关(M1, M4,M5,M8)以及差分输出之间的NMOS开关(M2, M3,M6, M7)被应用。它是同时向i相和q相输出提供注入脉冲相移。该环形压控振荡器的延迟单元包含一个NMOS锁存器，该锁存器通过正反馈产生延迟以满足振荡条件。换句话说，即使I/Q脉冲注入，锁存器也具有保持振荡的作用。PMOS电阻负载用于调整输出振荡频率。为了简单起见，延迟单元只包含8个MOSs。 |
| 图5所示。给出了QPSK调制器的工作原理。它显示了输入时钟的波形，并行数据序列I+， I-，Q +， Q-，注入脉冲(INJ(3:0))，以及假定VCO输出频率(f out)是时钟频率(f ref)的整数倍时的VCO输出。首先，假设初始状态是INJ(0)和INJ(2)注入脉冲的锁定状态。只有当注入足够短的脉冲时，它才由注入的时间和实际振荡器系统中输出之间的相位不平衡决定。 |
电路设计 |
a .电压控制振荡器 |
| 压控振荡器(VCOs)是在各种通信电路中用于高速时钟产生、信道选择、频率调制和解调的电子电路。在现代通信系统中，为了有效地利用频谱，相邻信道之间有一个经过计算的间隔。因此，为了避免干扰和噪声问题，振荡器的特性是非常重要的。在信号的编译中，振荡器必须能够检测到所需要的信号。因此压控振荡器是频率合成器电路和锁相环的关键部件。 |
| 像任何振荡器一样，压控振荡器可以被认为是一个放大器和一个反馈回路。为了使电路振荡，环周围的总相移必须是360度，增益必须是单位。在环形振荡器的情况下，延迟级或单元是背对背连接的。如果有N个延迟阶段，振荡频率由f=1/2Ntd给出，其中td是一个延迟单元的延迟。延迟单元数量越少，传播延迟越小，振荡频率越高。 |
B.锁相环 |
| 锁相环广泛应用于无线电、电信、计算机和其他电子应用。它们可用于解调信号，从有噪声的通信信道中恢复信号，以输入频率的倍数产生稳定的频率(频率合成)，或在数字逻辑电路(如微处理器)中分配精确定时的时钟脉冲。由于单个集成电路可以提供一个完整的锁相环构建块，该技术被广泛应用于现代电子设备，输出频率从一赫兹的零头到许多千兆赫兹。 |
| 锁相环或锁相环(PLL)是一种控制系统，它产生的输出信号的相位与输入信号的相位相关。虽然有几种不同的类型，但最初很容易将其视为由变频振荡器和相位检测器组成的电子电路。振荡器产生一个周期信号。相位检波器将该信号的相位与输入周期信号的相位进行比较，并调整振荡器以保持相位匹配。将输出信号返回到输入信号进行比较称为反馈循环，因为输出被“反馈”到输入形成一个循环。 |
| 保持输入和输出相位同步也意味着保持输入和输出频率相同。因此，除了同步信号外，锁相环还可以跟踪输入频率，或者它可以生成输入频率的倍数的频率。这些特性用于计算机时钟同步、解调和频率合成。 |
| 通常，参考时钟进入芯片并驱动锁相环(PLL)，然后驱动系统的时钟分布。时钟分布通常是平衡的，以便时钟同时到达每个端点。其中一个端点是锁相环的反馈输入。锁相环的功能是将分布式时钟与输入参考时钟进行比较，并改变其输出的相位和频率，直到参考时钟和反馈时钟的相位和频率匹配。 |
| 锁相环无处不在——它们可以调节几英尺宽的系统中的时钟，也可以调节单个芯片中一小部分的时钟。有时参考时钟实际上可能根本不是一个纯时钟，而是一个具有足够转换的数据流，锁相环能够从该流中恢复一个常规时钟。有时参考时钟的频率与通过时钟分布驱动的时钟相同，有时分布式时钟可能是参考时钟的有理倍数。 |
仿真结果 |
| 图8为QPSK调制器注入、复位和数据信号的仿真波形。图9的其余部分给出了带有各种数据的高注入波形。图10注入值为0，因此没有注入电压到VCO，结果无数据。 |
结论 |
| 直接注入锁定QPSK调制器是通过替换传统调制器中的混频器、模数转换器和滤波器来减小调制器的面积。通过消除电感和其他锁相环块，实现了一个简单且可扩展的QPSK调制器。 |
|
数字一览 |
|
|
参考文献 |
- 叶圣山，L. Jansson, I. Galton， â '  '一种基于vco重排的多晶接口锁相环，â ' Â]IEEE J.固态电路,卷。37岁的没有。12, pp. 1795Ãⅰ '  ' 1803, 2002年12月。
- J. Lee和H. Wang， â '  '亚谐波注入锁锁plls的研究，â ' Â]固体电路，第44卷，no。5, pp. 1539Ãⅰ '  ' 1553, 2009年5月。
- 刁生，郑勇，高勇，程生，袁旭，Je M.， Heng C.，â '  '一种采用注入锁定直接调制的50mb /s CMOS QPSK/O-QPSK变送器，â '  'IEEE反式。Microw。理论技术。，第60卷，no。1, pp. 120Ãⅰ '  ' 130,2012年1月。
- 裴俊杰，宋k .，李h .，赵h .和H.- j。Yoo， â '  '一种用于无线体域网络的低能量无晶体双fsk传感器节点收发器，â ' Â]固体电路，第46卷，no。2, pp. 416Ãⅰ '  ' 423, 2011年2月。
- Q. Zhu和Y. Xu， â ' “一个基于注入锁定的228 m 750 MHz BPSK解调器，â ' ”固体电路，第46卷，no。2、pp.416Ãⅰ '  ' 423, 2011年2月。
- b .哈，射频微电子．上马鞍河，新泽西州，美国:Prentice-Hall, 1998。
- M. M. Izad和C. Heng， â '  '一种用于高数据率生物医学应用的17 pJ/bit 915 MHz 8PSK/O-QPSK发射器，â '  ' inIEEE CICC挖掘。, 9月。2012, pp. 1Ã① '  '
- H.-C。陈和w - k。Lee， â ' “医用植入用无电池ASK/O-QPSK发射器，â ' ”Electron.Lett。，第48卷，no。17, pp. 1036Ãⅱ '  ' 1038，
|
菜单
