所有提交的电磁系统将被重定向到在线手稿提交系统。作者请直接提交文章在线手稿提交系统各自的杂志。

一种低成本的数字滤波器设计基于多个常数乘法/积累使用布斯乘数

g . Srilakshmi1和P。Ratna Kavya2
  1. M。科技,Asst.教授,电子与通讯工程部门,Surampalem Pragati工程学院(美联社)印度
  2. M。理工大学的学生,电子与通讯工程部门,Surampalem Pragati工程学院(美联社)印度
相关文章Pubmed,谷歌学者

访问更多的相关文章国际先进研究期刊》的研究在电子、电子、仪表工程

文摘

低成本的有限脉冲响应(杉木)提出了设计使用乘数的概念与钻头的优化宽度和硬件资源不牺牲频率响应和输出信号精度。不均匀系数量化与适当的滤波顺序提出了面积和总成本降到最低。多个常数乘法/积累直接冷杉结构是使用一种改进的实现版本的展位乘数。在这个方法一个展位实现乘法器。在展台乘数乘以签署数字是一个额外的优势。与先前的冷杉设计方法比较表明,该设计达到最佳区域和力量的结果。

关键字

VDigital信号处理(DSP)、忠实的舍入、有限脉冲响应(杉木)过滤器,截断乘数,VLSI设计

介绍

有限脉冲响应(杉木)数字滤波器的基本组件在许多数字信号处理(DSP)和通信系统。它也广泛应用于许多便携式应用程序和权力预算有限的区域。一般数字滤波器的顺序可以表示为
方程
在线性相位的情况下,系数是对称的或反对称的=一个,我或者一个=−,我
有两种基本的冷杉结构,直接形式和转置形式,多个常数乘法(MCM) /积累(MCMA)模块执行个体延迟信号的并行乘法和各自的滤波器系数,其次是积累的所有产品。因此,操作数的乘数在MCMA延迟输入信号x [n−我]和系数
MCM的乘数模块的操作数是当前输入信号x [n]和系数。个人不断的乘法的结果经过结构小蝰蛇(SAs)和延迟的元素。为了避免昂贵的乘数,大多数之前的硬件实现数字FIR滤波器可以分为两类:基于乘数和记忆。
Multiplier-based设计实现MCM与饮食结构添加操作和共享数字签署的常见的子操作使用规范(CSD)重新编码和公共子表达式消除(CSE) MCM的加法器成本降到最低。更多地区储蓄通过共同考虑的优化系数量化和CSE。大多数乘数MCM-based冷杉滤波器的设计采用转置结构,允许交叉系数共享和往往是更快,尤其是当过滤器订单很大。然而,延迟元素的面积大而直接的形式由于范围的扩张常数乘法SAs和随后的补充。片断和Gustafsson高通量(TP)数字滤波器设计的流水线进位存储加法器的树木在不断乘法使用整数线性规划的区域成本降到最低完整的蛇(FAs),一半小蝰蛇(已经)和寄存器(算法和管线式寄存器)。
基于内存的冷杉设计包含两种类型的方法:查找表(附近地区)方法和分布式算术(DA)方法。LUT-based设计存储在rom奇数倍的输入信号实现恒定的MCM的乘法。DA-based方法递归地积累位内积计算的部分结果冷杉过滤。
在这短暂的,我们目前的低成本实现FIR滤波器的基础上,直接与展台结构乘数。MCMA模块实现通过积累的所有部分产品(PPs)不必要的PP比特(ppb)删除而不影响最终输出的精度。所有过滤器的位宽度系数最小化使用非均匀量化和不平等的单词长度以降低硬件成本,同时满足规范的频率响应。

系数量化和优化

通用的数字滤波器设计和实现可分为三个阶段:发现过滤器秩序和系数,系数量化,和硬件优化,在第一阶段,无限精度的滤波顺序和相应的系数决定满足频率响应的规范。然后,系数是量子化的有限精度。最后,CSE等各种优化方法用于区域的硬件实现成本最小化。大多数之前冷杉滤波器实现关注硬件优化阶段。
在这短暂,我们采用直接冷杉结构MCMA因为延迟的拖鞋元素的区域成本相比还是小的转置的形式。此外,我们共同考虑三个设计阶段以达到更高效的硬件设计与忠实的输出信号。
系数量化后,我们进行重新编码非零数字的数量降到最低。在这短暂,我们考虑CSD重新编码和数字组{0 1−1}radix-4修改展位重新编码和数字组{0 1−1 2−2}和选择的结果在较小的区域成本。
虽然大多数FIR滤波器设计使用最小滤波器秩序,我们观察到它可以最小化总面积通过略微增加过滤器的顺序。因此,冷杉的总面积滤波器估计使用子程序区域,成本和估计()。的确,在MCMA PPB的总数成正比所需的足总细胞数磅的压缩,因为FA减少一磅。
均匀量化和过滤步骤1后顺序优化,非均匀量化步骤2中逐渐减少每个系数的位宽频率响应之前不再满意。
最后,我们调整的非均匀量化系数通过添加或减去LSB的权重系数和检查如果进一步减少宽度是可能的。我们可以发现过滤器订单M和非均匀量化系数,导致成本最小化区域数字滤波器实现。

布斯乘数

它是一个强大的有符号数的乘法的算法,把正面和负面数据一致。
对标准add-shift操作,每个乘数位生成一个多个被乘数的添加到部分产品。如果乘数非常大,那么大量的被乘数必须补充道。在这种情况下,延迟乘数主要是由增加的数量决定。如果有一种方法可以减少的数量增加,性能会更好。
布斯算法是一个方法,将减少被乘数倍数。对于一个给定的数字表示,高表示基数导致更少的数字。自K位二进制数可以解释为K /便是radix-4号码,K /三位数radix-8号码,等等,它可以处理多个乘数在每个循环利用的高基数乘法。这是Radix-4的例子所示。
如上图所示,如果基数4中做乘法,在每一步中,部分产品术语(Bi + 1 Bi) 2需要形成并添加到累积部分产品。而在radix-2乘法,部分产品矩阵中的每一行的点代表0或必须包括一个移位和补充道。
下面的表1用于将一个二进制数转换成radix-4号码。最初,“0”是放在最右边的乘数。3位被乘数的记录根据下表或根据以下方程:
Zx = 2我+ 1+ x+ x
例子:
乘数= 0 1 0 1 1 10 0补充道
3位数选择一次最多重叠的左位如下:
例如,一个无符号数可以被转换成一个signed-digit数基数4:
(10 01 11 01 10 10 11)2= (2 2 1 2 1 1 0 2)4
乘数bit-pair重新编码表2所示
这里2 *被乘数实际上是2 s补的被乘数的等价左移一个位置。另外,+ 2 *被乘数被乘数左移一个位置相当于乘以2。
进入±2 *被乘数到加法器,一个(n + 1)位加法器是必需的。在这种情况下,被乘数抵消一点进入左边的加法器,而低阶被乘数位置添加0。每次部分产品是向右移两位位置和信号扩展到左边。
在每个add-shift周期,不同版本的被乘数被添加到新的部分产品取决于上述方程来源于bit-pair重新编码表。
让我们看看一些例子:
方程

实验结果

图像
图像
图像
图像
图像

结论

这个简短的介绍了低成本的数字滤波器设计的共同考虑系数位宽度和硬件资源的优化实现。在这种方法中一个展位实现乘法器。通过使用展位乘数也把签名的数字。尽管大多数之前的设计是基于转置形式,使信息直接冷杉结构亭乘数导致成本和能耗最小的区域。

表乍一看

表的图标 表的图标
表1 表2

数据乍一看

图 图 图 图 图
图1 图2 图3 图4 图5

引用


















全球技术峰会