雷竞技网页版研究和评论——国际期刊雷竞技苹果下载

国际先进研究期刊》的研究在电子、电子、仪表工程

菜单

ISSN在线(2278 - 8875)打印(2320 - 3765)

所有提交的电磁系统将被重定向到在线手稿提交系统。作者请直接提交文章在线手稿提交系统各自的杂志。

新的方法功率优化MULTI-BIT拖鞋使用封闭的司机树

美国Soma Naidu1和K.Venkateswarlu2
  1. M。理工大学的学生,ECE称,Prakasam工程学院,Kandukur, Prakasam (dt)。P、印度
  2. 副教授,ECE称,Prakasam工程学院,Kandukur, Prakasam (dt)。P、印度
相关文章Pubmed,谷歌学者

访问更多的相关文章国际先进研究期刊》的研究在电子、电子、仪表工程

国际先进研究期刊》的研究在电子、电子、仪表工程

文摘

功率降低已成为一个重要的设计目标对于复杂的设计应用程序,是否移动。研究人员表明,multi-bit触发器时钟是一种有效的方法减少功耗。背后的潜在思想multi-bit触发器的方法是消除总通过共享人字拖的逆变器逆变器数量。由于环形计数器是由数组型的人字拖(DFFs)引发的全球时钟信号可以禁用大多数DFFs时钟信号。这样一个控时钟环形计数器组成一个低功耗实现先进先出(FIFO)的记忆。在本文中,我们将回顾multi-bit触发器的概念,并介绍使用multi-bit拖鞋的好处在我们的设计。我们建议使用double-edge-triggered(检波器)人字拖,而不是传统的环形计数器的DFFs减半操作时钟频率。一个新颖的方法使用C-elements代替r -拖鞋的控制逻辑生成clock-gating信号采用避免增加全球时钟信号的加载。这项技术将大大减少加载分销网络的环形计数器的时钟信号,因此整体功耗。同样的技术应用于输入驱动程序和输出驱动程序的内存缓冲延迟。 Then, we will show how to implement multi-bit flip-flop methodology using gated drive tree by XILINX Design Compiler. Experimental results indicate that multi-bit flip-flop using gated drive tree is very effective and efficient method in lower-power designs.

介绍
便携式多媒体和通讯设备最近经历了爆炸式增长。更长的电池寿命是这些产品的广泛成功的关键因素。因此,多媒体和无线通信应用的低功耗电路设计已经成为非常重要的。在许多这类产品,multi-bit人字拖和延迟缓冲器(线缓冲区,延迟行)占很大一部分的电路[1]- [3]。这样串行存取存储器需要临时存储正在处理的信号,例如,一行视频信号延迟,延迟的信号在一个快速傅里叶变换(FFT)架构[4],和延迟的信号延迟器[2]。目前,大多数电路采用静态随机存取存储器(SRAM)加上一些控制/处理逻辑来实现延迟缓冲区。smaller-length延迟缓冲区,可以使用移位寄存器。前者的方法是方便由于SRAM编译器都是现成的,优化生成内存模块低功耗和高操作速度紧凑细胞大小。后一种方法也方便移位寄存器很容易合成以来,尽管它可能消耗太多的权力由于不必要的数据移动。
除此之外,设计时考虑功耗,小拖鞋取而代之的是大multi-bit拖鞋,设备对应的电路可以有效地减少的变化。
随着CMOS技术的发展,inverter-based时钟缓冲的驾驶能力显著提高。时钟缓冲的驾驶能力可以评估的数量minimum-sized逆变器,它可以在一个给定的上升或下降。图1显示了minimum-sized逆变器的最大数量,可以由一个时钟缓冲在不同的流程。因为这种现象,几个人字拖可以共享一个共同的时钟缓冲,避免不必要的浪费。然而,一些人字拖的位置将被改变后更换,因此网连接的导线长度针触发器也改变了。为了避免违反时间限制,我们限制网连接的导线长度针触发器不能超过指定值后这个过程。此外,保证新触发器可以放置在所需的地区,我们还需要考虑该地区区域的能力。

多一点FLIP-FLOPCONCEPT
在本节中,我们将介绍multi-bit触发器的概念。在此之前,我们将回顾一位触发器。图2显示了一位触发器的一个例子。一位触发器有两个插销(主锁和奴隶锁)。门闩需要“时钟”和“时钟”信号来执行操作,如Figure2节目。
为了有更好的延迟从Clk - >问,我们将重新从“Clk Clk’”。因此我们将有两个逆变器在时钟路径中。图3显示了一个示例合并两个比特的人字拖到一个2比特触发器。每1位触发器包含两个逆变器,master-latch slave-latch。
由于生产规则,逆变器在拖鞋往往是超大号的。等工艺技术的进步成更小的几何节点65海里,时钟驱动的最小大小可以开多个触发器。
合并了人字拖到一个multi-bit触发器可以避免重复的逆变器,并降低总时钟动态功耗。总面积为拖鞋可以减少。通过使用multi-bit触发器实现ASIC设计,用户可以享受以下好处:
•低功耗的时钟顺序储存组件
•小面积和延迟,由于共同的晶体管和晶体管级的布局进行了优化。
•减少时钟歪斜在连续的大门
图4显示了一个示例dual-bit触发器的细胞。它有两个数据输入插脚,两个数据输出引脚,一个时钟和复位销销。dual-bit触发器可以使用低功耗的好处了,而且几乎没有其他额外费用。
图5显示了真正的表dual-bit触发器单元。我们可以发现,当CK是正面的边缘,Q1的价值将通过D1, Q2将通过D2的价值。或Q1和Q2将原始值。

多一些触发器方法
在一节中,我们将介绍如何使用设计编译器和法拉第的multi-bit触发器实现ASIC设计。
一个使用multi-bit触发器)的标准
Multi-bit触发器细胞能够降低功耗,因为他们有共同的逆变器内部的触发器。与此同时,他们可以同时减少时钟歪斜。
为了获得这些好处,ASIC设计必须符合以下要求。的一位人字拖我们想取代multi-bit触发器必须有相同的时钟条件和同一组/重置条件。当你设置变量hdlin_infer_multibit default_all、设计编译器将使用multi-bit触发器来取代总线类型出现了人字拖。non-bus条件,你必须使用create_multibit识别multi-bit触发器的候选人。

记忆每个模式之间的组织
在拟议的记忆组织,采用的几种功率降低技术。这些电路技术设计主要以减少加载高扇出网,例如,时钟和读/写端口。
图像
一)环形计数器
这枚戒指柜台提出取代r -触发器C-element和使用树形结构时钟驱动与控制,大大减少加载在活跃的时钟驱动程序。此外,侦破拖鞋是用来减少一半的时钟频率,从而也减少对时钟信号的电力消耗。拟议的环形计数器与分层时钟门控和控制逻辑上面图所示。每个块包含一个C-element控制本地时钟信号的“时钟”侦破拖鞋,只有“CKE信号沿着路径传递全球时钟源到本地时钟信号是活跃的。“门”信号(CKE)也可以派生从侦破拖鞋在环形计数器的输出。C-element,是一个重要的元素在异步电路握手。
图像
B)封闭的司机树
保存区,延迟缓冲区的内存模块的形式往往是SRAM阵列输入/输出数据总线[6]。特殊的读/写电路,如放大器,需要快速和低功耗操作。然而,所有的记忆细胞,只有两个字才会被激活:一是写的输入数据,另一个是读到输出。开车一路输入信号所有记忆细胞似乎浪费电力。
也一样读取电路的输出端口。根据先前的控时钟树的技术,我们将同样的想法应用到驾驶输入/输出传感电路延迟缓冲区的内存模块。记忆单词也分成块。每个内存块的同事有一个侦破触发器块在该环形计数器和一个侦破触发器输出地址对应的记忆单词读出这个词同时地址为补名选票的早些时候读单一时钟。
图像

结果
图像
图像

结论
使用Multi-Bit触发器结合封闭的树驱动器是一种有效和高效的实现方法通过合并来降低功耗的一位触发器。在本文中,我们实现了设计与XILINX设计编译器和法拉第的multi-bit触发器。实验结果表明,multi-bit触发器在低功率设计非常有效且高效的方法。我们将使用这个方法来实现真正的ASIC项目在未来。

数据乍一看
图 图 图 图 图
图1 图2 图3 图4 图5

引用





全球技术峰会