一种实现高速NAND闪存控制器的新方法

J.Mahesh¹还有苏尼尔·普拉卡什博士²

M.Tech[学者]，欧洲经委会，MVGR工程学院，Vizianagaram，安得拉邦，印度
印度安得拉邦Vizianagaram MVGR工程学院欧洲经委会系教授

摘要

该处理器包含15条基本指令，包括算术、逻辑、数据传输和控制指令。为了实现这些指令，设计集成了各种设计模块，如控制单元(CU)、算术和逻辑单元(ALU)、累加器、程序计数器(PC)、指令寄存器(IR)、内存和附加逻辑。综上所述，本处理器在设计时考虑了结构简单、指令集小、基本设计实现执行速度快、控制逻辑设计简化等几个方面来提高其性能。本工作描述了32位处理器的设计与实现，简单的32位处理器的实现，使用硬件描述语言(HDL)设计上述32位处理器架构中的各个模块，并将各个模块综合起来提取Gate级网络列表。仿真采用Xilinx，语言为VHDL。

关键字

认知无线电，频谱感知，有效通信，系统安全。

介绍

最早的半导体芯片每个都有一个晶体管。后来的进步增加了越来越多的晶体管，结果，随着时间的推移，越来越多的独立功能或系统被集成在一起。最初的集成电路只包含少量的器件，可能多达十个二极管、晶体管、电阻和电容器，这使得在单个器件上制造一个或多个逻辑门成为可能。现在被称为“小规模集成”(SSI)，技术的改进导致了具有数百个逻辑门的设备，称为大规模集成(LSI)，即具有至少1000个逻辑门的系统。目前的技术已经远远超过了这个标志，今天的微处理器有数百万个门和数亿个单独的晶体管。曾有一段时间，人们努力命名和校准VLSI以上大规模集成的各种级别。使用了ultra -大规模集成(ULSI)等术语。但是在普通设备上大量的栅极和晶体管使得这种细微的区别变得毫无意义。暗示大于VLSI集成水平的术语已不再广泛使用。即使是超大规模集成电路(VLSI)现在也有点古怪，因为普遍认为所有微处理器都是超大规模集成电路或更好的。

截至2008年初，市场上已经有10亿个晶体管的处理器，其中一个例子就是英特尔的Montecito Itanium芯片。随着半导体制造从当前的65纳米工艺过渡到下一代45纳米工艺(同时经历新的挑战，如工艺角的变化增加)，这预计将变得更加普遍。另一个值得注意的例子是NVIDIA的280系列GPU。这款微处理器的独特之处在于它的14亿晶体管计数，能够进行teraflop的性能，几乎完全用于逻辑(安腾的晶体管计数主要归功于24MB的L3缓存)。与早期的器件不同，当前的设计使用了广泛的设计自动化和自动化逻辑合成来布局晶体管，从而实现了更高层次的逻辑功能复杂性。然而，某些高性能逻辑块，如SRAM单元，仍然是手工设计的，以确保最高效率(有时通过弯曲或打破既定的设计规则，通过牺牲稳定性来获得最后一点性能)。

虽然我们将集中讨论集成电路，但集成电路的特性——我们能在集成电路中有效地放入什么和不能放入什么——在很大程度上决定了整个系统的架构。集成电路在几个关键方面改善了系统特性。相对于由分立元件构成的数字电路，集成电路有三个关键优势。集成电路要小得多——与毫米或厘米尺度的分立元件相比，晶体管和导线都缩小到微米大小。小尺寸导致在速度和功耗方面的优势，因为较小的组件具有较小的寄生电阻，电容和电感。

在芯片内部，信号在逻辑0和逻辑1之间的切换比在芯片之间的切换要快得多。芯片内部的通信速度比印刷电路板上芯片之间的通信速度快数百倍。片上电路的高速度是由于它们的小尺寸-更小的组件和电线有更小的寄生电容来减慢信号。芯片内部的逻辑运算也会消耗更少的能量。同样，低功耗主要是由于芯片上电路的小尺寸——更小的寄生电容和电阻需要更少的功率来驱动它们。

集成电路的这些优势转化为系统层面的优势。较小的物理尺寸。体积小本身就是一种优势——比如便携式电视或手持移动电话。降低功耗。用一个芯片替换少量标准部件可以降低总功耗。降低功耗会对系统的其他部分产生连锁反应:可以使用更小、更便宜的电源;由于更低的功耗意味着更少的热量，风扇可能不再是必要的;一个更简单、屏蔽更少的电磁屏蔽柜也可能是可行的。降低成本。减少元器件数量、电源要求、机柜成本等，必然会降低系统成本。 The ripple effect of integration is such that the cost of a system built from custom ICs can be less, even though the individual ICs cost more than the standard parts they replace. Understanding why integrated circuit technology has such profound influence on the design of digital systems requires understanding both the technology of IC manufacturing and the economics of ICs and digital systems.

本文概述了NAND闪存的设计，并给出了仿真和综合的结果。

nand闪存的设计考虑

NAND FLASH控制器的设计包含了各种设计模块，如算术逻辑单元(ALU)、累加器、程序计数器(PC)、指令寄存器(IR)、内存、控制单元(CU)和附加逻辑。

该设计结合了一些问题，如处理32位数据，28位地址，使用32位长度的固定指令格式，操作码大小为4位，处理15条指令，有256个内存位置，32位寄存器(IR,ACC)，实现两阶段流水线，即获取和执行周期重叠，有两种寻址模式，寄存器寻址和内存寻址模式，无中断和无条件分支，它处理的数据是无符号整数类型。

ALU执行算术和逻辑运算，以及传输指令的控制。它以data和acc作为输入，根据操作码生成输出。给出一个execlk作为同步的输入，输出在execlk的正边缘可用。它直接执行算术和逻辑指令，通过控制和逻辑解码器实现传输指令的控制。

Alu操作的结果总是根据控制逻辑指令和execlk在某个指定的时间存储在累加器中。这个输出再次作为输入馈送给Alu。如果Reset =0，则将累加器的输出清零。当复位高，负载累加器信号设置高时，ALU的输出被加载到累加器在执行锁的负边缘。

缓冲区用于将数据写入内存。当需要向存储器中写入数据时，就在缓冲区中产生必要的控制信号。缓冲区用于实现数据总线的双向操作。

给出了系统的实现和综合操作部分的流程图。

结果

本节将介绍有关NAND闪存实现的各种块的结果。输出图指的是相应的输入和输出在本节中给出。

结论

本文利用VHDL语言对基于NAND FLASH控制器的系统进行了仿真。对整个系统进行了仿真和综合。通过对系统的综合，得到了输入输出缓冲区数量、寄存器数量、触发器数量和锁存器数量的统计数据。仿真的模块有:累加器、缓冲区、指令寄存器、多路复用器、程序计数器、控制逻辑解码器、算术逻辑单元和整个系统。很少的指令被执行，并分析了它们的时序。说明了指令的解码和执行等不同的操作是整个系统的一部分。因此，我们得出结论，该行为表明，系统作为NAND FLASH控制器工作，因为指令将在一个时钟周期内执行。

数字一览


图1	图2	图3	图4

参考文献

Shawn Kung，“本地pci SSD控制器可扩展I/O性能的下一代企业架构”，2012年1月白皮书。

欧阳，肖农，“一种可扩展的多通道并行NAND闪存控制器架构”，第六届中国农业学术年会，第48-53页，2011。

蔡宇，“基于FPGA的固态驱动原型平台”，第19届IEEE现场可编程自定义计算机国际研讨会，第101-104页，2011。

Yu Chi, Erich F. Haratsch, Mark McCatney和Ken Mai“基于fpga的固态驱动原型平台”，在2011年IEEE现场可编程自定义计算机国际研讨会上。

欧阳，肖侬，赖明彻，“一种可扩展的多通道并行NAND闪存控制器架构”，2011第六届中国电网会议。

半导体国际技术路线图，2007。

美光科技，博伊西，爱达荷州。技术说明TN-29-17“NAND闪存的设计和使用注意事项”，2006。

Altera Corporation, Stratix数据表，2003年5月。