验证与OVPSIM SIM-A

Gajendra Kumar蓝卡^{* 1}Manoj Kumar博士耆那教的²

研究学者、计算机科学系、MLSU大学,乌特迪尔
计算机科学系副教授,MLSU大学,乌特迪尔

通讯作者:Gajendra Kumar蓝卡电子邮件:Gajendra_ranka@hotmail.com

文摘

现代嵌入式系统的设计需要自动化建模工具更快的设计和研究各种设计权衡。这样的工具放在一起构成一个集成的环境,设计师可以写出高水平的设计规范的语言和使用这些工具自动生成系统特定的工具。本文的主要贡献在于retargetable模拟器的设计和开发和验证的模拟器等不同的模拟器OVPSim}{开放虚拟平台。提出了模拟器措施为应用处理器上执行循环盘点。论述了OVP模拟器,其工作和执行所需的不同的自定义基准应用程序在这个模拟器。

关键字

ASIP,特定于应用程序的指令处理器,Retargetable模拟器,嵌入式系统,处理器,ASIP设计空间探索,OVP仿真器、模拟器

介绍

现代电子控制处理器,必须满足严格的约束在性能方面,成本、规模和功耗。在竞争激烈的市场中,区分一个产品的性能和成本至关重要。此外,低成本和性能优越的可能性增加广大消费者接受新的电子产品。尺寸约束限制的功能可以被纳入产品设计。最后低功耗是必要的电池供电的便携式电子设备。

一个ASIP处理器,旨在有效地执行一个特定的应用程序的软件。无论新设计的ASIP或使用一个预先存在的处理器核心,所选择的处理器应该适合给定的应用程序。虽然将一个完整的系统在一个集成电路可能会提高性能,成本和功耗要求,这样一个高水平的集成约束系统组件的大小。

ASIP合成步骤

已报告的各种方法来满足这些需求。所有这些研究和提出五个步骤合成asip [1]

程序分析:

应用程序通常是用高级语言编写的。这个应用程序在考虑完成正确的分析和信息存储的输出在一些合适的中间格式。有时无噪音可以作为中间格式。应用程序的分析是至关重要的,因为它提供了应用程序的基本要求,可以指导硬件合成以及指令集生成。

建筑设计空间探索:

应用程序分析步骤的输出以及架构设计空间探索的范围是用于选择一个合适的体系结构。可能合适的架构是探索和选择最好的架构,满足不同特点像最低硬件成本,性能和权力。

指令集生成:

到这一步我们已经识别出应用程序需求和合适的架构。在此基础上输入指令集生成所需的微操作。这个指令集在进一步措施用于合成和硬件代码。

代码的合成:

到这一步,建筑模板,指令集,和应用程序标识。这一步中生成的代码。编译器生成的代码可以retargetable代码生成器或发电机。

硬件的合成:

在这一步中生成的硬件使用ASIP建筑模板和指令集架构使用标准工具

建筑设计空间探索

系统芯片设计有不同的目的和目标。设计空间由一组参数。设计师的主要焦点位于最小的成本和最大的性能,低功耗、高可靠性等架构需要考虑一系列良好的参数去探索。这些参数可能需要不同的值。一些参数的建议可以不同类型的功能单元,存储单元,互连资源数量的内存单元等。进一步的参数也可以扩展到大小指令缓存和数据缓存的大小。这是一个非常关键的一步ASIP设计。设计空间探索帮助SOC设计使这些目标之间的权衡,达到“最优”的设计。设计师探索的架构变更或processor-memory的指令集系统。设计师选择合适的体系结构,满足性能和权力约束和最小硬件成本。架构定义使用一些合适的体系结构描述语言(ADL)。

技术性能估算

有两种主要的方法用于性能评估。调度器和基于模拟器。在基于调度方法中,应用程序将生成的输出循环计数。体系结构组件已经确定在这个阶段。目标处理器体系结构可以描述文件的形式给出。

在基于模拟器的方法,考虑应用程序运行在模拟器。这取决于所选择的架构在上面的步骤中,应用程序模拟计算性能。

处理器模型广泛应用于系统设计过程。系统设计过程开始于一个应用程序和它的实现。然后测试模型的性能和其他方面。在这种情况下需要一个集成环境存在一些工具如模拟器的设计,汇编程序、编译器等。重写工具在每次设计变化是一个单调乏味的工作。因此这些工具自动生成是更可取的设计变化。

现有Retargetable模拟器的方法

Retargetable功能模拟器(Fsimg)[2]关注工具处理处理器的机器语言,汇编器、反汇编程序,指令集模拟器etc.Retargetable功能模拟器(Fsimg)设计使用Sim-nML语言主要是一个扩展的处理器的nML[3]语言建模。Fsimg处理器的规范在中间表示[4]和精灵的一个可执行的处理器[5]格式和生成功能模拟器(Fsim)反过来给处理器的功能行为模型给定的程序。

ASIP设计的挑战

一个处理器的开发是一项复杂的任务,涉及几个开发阶段,多个设计团队和不同的开发语言。阶段在处理器设计的关键是结构规范,因为它是所有剩余的基础设计阶段。虽然硬件描述语言(hdl)设计用于架构实现,在传统的设计流程,这些语言也通常用于初始规范的处理器。在这个设计阶段的任务,如硬件/软件分区,执行指令集和微架构定义。基于体系结构规范,硬件实现和软件触发的发展。这两个任务基本上是独立的,因此由不同专家和设计方法。

硬件设计师使用诸如硬件描述语言(VHDL)或Verilog hdl,虽然软件设计师大多利用C / c++编程语言。此外,目标处理器需要集成到SoC和应用软件需要实现的。之间的通信设计团队显然是困难的,因为异构的方法和语言。考虑到传统的处理器设计流程,设计阶段之间的强烈的依赖意味着单向设计流程,防止小优化。由于不同的开发语言,很难沟通和不一致的架构变更很可能出现。处理器设计甚至增加ASIP设计的复杂性,从优化针对特定应用程序是强制性的。架构映射到给定应用程序意味着移动等轴通过设计空间的灵活性,功耗,时钟速度、面积和更多。

每一个设计决策在一维约束其他决定,例如建筑特性和设计时间,

设计时对物理特性,

物理特性和灵活性

灵活性和验证工作

验证工作对建筑功能

显然是不可能通过这个设计空间运用传统的处理器设计方法。需要一个统一的设计方法,它提供了一个共同的基础设计阶段。它必须适合所有参与设计工程师。

现有RETARGETABLE模拟器

船只处理器描述语言(APDL),阐述[17]的最新领域的贡献retargetable模拟器。介绍了语言在2007年由联合国Honarmand等人从Shahid Beheshti说大学,伊朗。阐述和其他ADLs之间的主要区别是添加定时寄存器传输级(T-RTL),使仿真设计定义的延迟和硬件要求处理器操作。配置数据的分离使阐述能够更好地整合与外部软件分析T-RTL数据组织独立于处理器的其余部分描述。此外,阐述可以描述目标处理器的指令和结构描述。

类pascal的语法阐述显然比其他许多ADLs如丽莎和更直观的表达。语言是容易阅读和理解的同时,研究人员还没有编译器产生的模拟实现。此外,尽管APDL的相对减轻,用户仍然面对的任务学习语法的细节。

ISDL[18]介绍了1997年由G。Hadjiyiannis, S。Hanono, s . Devadas教授从麻省理工学院。ISDL的目的是提供一种语言描述的指令集以及有限的细节处理器结构自动编译器、汇编和模拟器。ISDL使用户能够定义目标处理器在几个方面。首先,用户可以定义操作,他们的格式,和相关的汇编语言指令。第二个用户可以定义存储资源可用处理器,包括寄存器文件和内存。第三用户可以定义约束等处理器指令请求相同的数据路径,或限制关于装配的语法。

ReXSim[19]介绍了计算机体系结构的一个研究小组在2003年欧文分校。ReXSim是表达式语言的扩展,试图提高仿真速度通过集成解码指令的一种新颖的方法模拟程序执行前的模拟。因此,指令解码过程中执行循环的模拟器,从而极大地提高了仿真速度。使用这种方法,团队能够产生retargetable模拟显示性能超过SimpleScalar等主要模拟器,这被广泛认为是一个模拟的性能基准。

减少有色佩特里网(RCPN)[20]在2005年引入了M。Reshadi和n·杜塔从加州大学欧文分校。RCPN retargetable模拟截然不同的方法,在管道建模使用一个简化版本的有色佩特里网(CPN)。佩特里网是基于图的数学方法描述一个过程。图的节点代表特定的离散事件,国家,或功能,图形边缘代表节点之间的数据转换。转换可以启用或禁用节点根据指定条件。

RCPN的目的是提供retargetable模拟建模的管线式处理器。RCPN减少常规尼共通过限制的功能图中节点的功能为目的的提高模拟速度和可用性。此外,RCPN需要的一些自然属性的优势尼共预防结构和控制危害。

Retargetable功能模拟器(Fsimg)[21]关注工具处理处理器的机器语言,汇编器、反汇编程序,指令集模拟器等。我们的目标是有一个单独的处理器模型的所有工具。因此Retargetable功能模拟器(Fsimg)设计使用Sim-nML语言主要是处理器的核磁测井语言建模的延伸。Fsimg需要规范的中间表示的处理器和一个可执行的处理器的精灵。格式和生成功能模拟器(Fsim)反过来给处理器的功能行为模型给定的程序。大约237指令指定的资源使用模型和管道。宏处理器(nMP)处理Sim-nML宏实现。

它有一些局限性。Fsimg是实施强有力的限制规范写作。当前bit-operator图书馆只支持整数数据类型。跟踪由Fsim不是压缩。它很难处理和过程跟踪文件。这是非常缓慢。

的LISATek[22]处理器设计流程是基于丽莎2.0处理程序模型。丽莎模型,LISATek工具可以生成指令集模拟器下的处理器设计。通常情况下,调试器形式的动态库中直接使用生成的模拟器。然而,模拟器编译静态库也生成,和规格存在将其集成到系统环境。系统环境将MPARM。所有核心模型生成的LISATek套件,不管手头ASIP的性质,有相同的接口。交互是基于四个主要支柱:

答:模拟核心可以骑车通过调用特定的功能。如果处理器模拟instructionaccurate时尚,然后生成的模型可以走一条指令的基础上。另一方面,一个模型来源于cycle-accurate丽莎描述可以踩在指令和循环的基础。

b . Core-initiated通信(如读、写)是通过执行一个特定的应用程序编程接口(API)。外部程序的任务是提供一个实现的API。

c系统进行通信(例如中断),如果有的话,可以转发到核心骑自行车的时候,因此在精细逐周期的基础上,通过适当的额外的针。当然,丽莎核心模型必须意识到这些额外的针的意思采取适当的行动。

d .外部LISATek调试器工具可以通过IPC界面的核心(进程间通信)机制。外部程序必须调用调试器与适当的引用;随后,LISATek模型和调试器自动交互。

这些函数调用的实现完全取决于系统中使用的通信方法。实现的API将请求转化为SystemC信号可以理解的MPARM[23]平台。替代硬件的性能评估的沟通是不解决。Retargetability很差。

所有这些模拟器使用技术来加速应用程序的执行。这是通过最小化处理器的详细信息的数量,程序执行所需的模拟器。尽管其中一些以前的方法目标ADL-based自动工具箱生成和内镜下动态慢动作影像,不是已经完成了大量的工作在一起这些元素在早期内镜下动态慢动作影像环境。此外,以前的方法仅限于某些类的处理器家族和假设一个固定的内存/缓存的组织。处理器和内存等各种各样的IP库,设计师需要能够指定和分析之间的交互处理器指令集和架构,和应用程序,在设计空间探索不同的点。这个问题是解决SIMPRESS模拟器。表达式ADL捕捉指令集和架构信息设计从一个IP库。库包含多种可参数化的处理器核心和可定制的内存/缓存组织。Simpress产生结构模拟器能够提供详细的结构反馈的利用率,处理器体系结构的瓶颈。处理机系统描述是使用图形原理图捕获输入工具,叫做V-SAT输出表达式描述,送入工具包发电机生产内镜下动态慢动作影像工具。 The SIMPRESS generated simulator provides feedback information which is backannotated to the same V-SAT graphical description.

尽管SIMPRESS模拟器解决许多问题,它有一定的局限性。不支持应用程序在函数调用。编译步骤中存在三个传递:PcProGUI,表达控制台,acesMIPS控制台。基本上理解的过程是非常复杂的编译和模拟器。应用程序需要.proc和. def文件。c程序生成这些文件。没有明确的方法如何转化为.proc . c和. def,尤其是在windows环境中。这是强大的限制我们不能模拟自己的程序用c写的。这必须首先转换成.procs . def,为此,我们需要依靠他们的服务器来提供相同的,这不是功能。”

为了克服所有这些复杂性,我们建议一个简单而优雅的解决方案。只需要提供的标准应用程序计划和优化代码的形式随着处理器描述我们的模拟器上,你将会得到循环计数作为输出的模拟。

整体方法

应用程序或一组应用程序的高级语言作为输入,给出retargetable编译器的输入。体系结构描述并给出retargetable编译器的输入。Retargetable编译器生成调度和优化代码。这段代码作为输入给模拟器。没有现有的模拟器提供了进入处理器和简单的GUI组件和模拟目标主机的代码。

我们假设的计划和优化代码生成retargetable编译器和代码处理器架构描述或介绍了模拟器的输入。模拟器生成数据的周期数。

什么是OVPSim

是模拟器的开发软件:快速模拟,免费的开源模型,易于使用。治之开发了一些虚拟平台和建模技术,使模拟嵌入式系统运行实际的应用程序代码。这些模拟运行速度的MIPS的100年代和100年代典型的桌面pc和完全指令准确和整个系统的模型。OVP有三个主要组件(OVP api,使C模型编写,免费的开源处理器和外围的集合模型,和OVPsim快速,容易下载和使用模拟器,执行这些模型。OVP放在一起一个平台的仿真模型,编写一个可执行的,并将其连接到你的调试器提供了一个非常有效的快速的嵌入式软件开发环境。

OVP的重点是加快采用嵌入式软件开发的新方法——特别是对于SoC和MPSoC平台。如果有任何软件开发运行在嵌入式系统,我们通常会使用一个指令集模拟器(ISS)。有多个处理器或核心设计我们需要的不仅仅是一个空间站。现在需要的是你的平台的模型,包括模型的所有处理器或核心和模型的外围设备和软件与行为组件。这是一个虚拟的平台,或者更简单的仿真模型设计。OVP提供不同的处理器和行为模型库和api来构建您自己的处理器,外围设备和平台。这正是需要使用现有的模型或建立自己的,和OVP易于使用,免费开放,灵活,和重要的是,非商业用途。

OVPSim安装和定制

治之专业工具和OVP模拟器安装在Windows平台。治之工具的超集OVP工具。删除OVP安装前安装或安装到一个不同的目录。Windows版本提供了一个可执行的安装程序,

治之。<版本号>。<点释放>。exe或OVPsim。<版本号>。<点释放>。exe或OVPsim。Windows.exe (for current version from (www.OVPworld.org).

由安装程序自动设置以下环境变量:

IMPERAS_HOME指向安装的根。

IMPERAS_VLNV指向编译的库

IMPERAS_ARCH ie窗口设置为主机架构

IMPERAS_RUNTIME指定模拟器,治之

(CpuManager)或OVPsim,在运行时加载

包括IMPERAS_HOME / bin / IMPERAS_ARCH路径修改

平台的发展,处理器和外围模型对Windows操作系统使用MSYS和MINGW的环境中进行验证。提供一个默认的构建环境和规则的工具和OVPsim设施,允许模型和平台是建立在这种环境下。我们需要从治之OVPSim或工具的安装文件和至少一个编译器工具链。为了交叉编译应用程序在windows MSYS / MinGW的安装已经完成。在我们的演示使用openCores openRISC MIPS32嵌入式处理器作为目标。

许可使用特征码OVP,治之工具。工具执行需要一个许可证文件。许可证文件范围内个人计算机通过计算机的主机ID。OVPsim查找$ IMPERAS_HOME / OVPsim的许可文件。地方政府投资公司和规则提供了预构建工具链供OVP处理器。处理器包括MIPS32 OR1K和手臂。Makefile可以为应用程序提供一个默认的构建环境到一个处理器。makefile在<处理器类型> .Makefile.include格式。

我们需要执行一些自定义MIPS32处理器。我们被要求创建一个文件夹,其中包含所需的整个执行过程所需文件。

(a)将不同的文件复制到一个合适的文件夹,如图3所示。需要每个文件,每个文件都有自己的意义。

(b)改变Makefile指MIPS32处理器。

我。e改变行

十字架吗? = MIPS

(c)创建应用程序。在application.c c文件并复制程序。查看应用程序如图2所示。

(d)编译程序如图4所示。检查任何错误,并删除它。

(e)运行程序,如图5所示。

(f)程序将生成不同的统计如图6所示。

不同的程序可以运行在application.c通过改变内容

RETARGETABLE模拟器的发展

电子设备建立现在通常由一个集成电路组成的多种硬件模块实现设备功能。在大多数情况下,这样的电路包含一个或多个处理器,使实现电路功能的一部分处理器上运行的软件,而不是一个特定的硬件组件。这样的集成电路通常被称为systemon——芯片(SoC)。

CPU的主要特点是:

可能101指令寻址模式

b。CPU与独立的堆栈指针寄存器

c。八32位数据,八32位地址和32位状态寄存器

d。16位外部存储器接口

国际空间站的主要假设是:

。在纯Visual basic 6.0语言开发的高性能。

b。水晶报表作为报表工具来显示不同的状态。

c。女士访问用于存储不同的时间表和优化代码。

d。单指令的准确性,而不考虑内部体系结构下。

e。完全静态设计的支持下循环/等语句。

f。使用本地VB类型来获得高仿真的速度。

g。通信接口功能分开。

主处理器的主要部分包含实现的逻辑(ALU,指令取出,解码和执行例程)一起与内部资源相对应的字段(所有寄存器)。Sub-module特点:

抓取和解码指令

b。指令处理例程

c。处理中断和异常

d。寄存器实现和寄存器读/写访问

e。指令计数器

模拟器是勘探的关键部件工具箱为系统设计师。模拟器可用于执行各种各样的任务,比如验证功能和/或计时系统的行为,并生成定量测量,例如循环计数等。根据我们的设计体系结构的方法和假设的假设我们MIPS架构为基础来发展我们的Retargetable模拟器。我们给了一个命名为我们的模拟器SIM-A架构}{模拟器。

我们将使用表达式语言的体系结构描述。我们已经开发出的GUI界面是一样的。我们还提供了简单的GUI的评价和分析。

SIM-A -基础知识

SIM-A是一个32位的数据通道,每一个指令都是32位宽,和数据是“单词”也是32位宽。然而,记忆SIM-A是在字节。SIM-A负载储备体系结构即是唯一指令存取存储器LW和西南。

组织的记忆

我们正在考虑两级内存。水平主内存和缓存(s)。我们假设主内存共享内存。快取记忆体被认为是当地的每个处理元素。我们也在考虑逻辑分区的内存。数据始于虚拟地址0 x10000000,生长的方向增加虚拟地址(这些数据称为动态数据,因为机器不知道多少它在运行时将使用)。在SIM-A,还有一个堆栈的概念,也就是说,数据虚拟地址0 x80000000下方开始,生长在增加虚拟地址的方向。

SIM-A寄存器设置

寄存器是少量的快速记忆,datapath公司最直接的处理操作。所有寄存器都32位宽。SIM-A三十包含两个用户注册(注册用户可以访问/在汇编程序中使用)和四个专用寄存器,对用户隐藏。

SIM-A指令集

本节详细描述了所有SIM-A指令。

Rs和Rt源寄存器,datapath公司应该获取值时使用。源寄存器通常视为twos-complement签署了32位数字。在一些特殊的情况下,他们被视为无符号数(注意,解释了这种情况下)

Rd目的寄存器,datapath公司将结果写入登记号码。

立即值可以被视为签署或无符号值,并且可能是zero-extended(在这种情况下,填充比特都是零),或符号扩展(在这种情况下,填充比特都是平等的,最重要的直接价值)。

SOC设计有不同的设计目标。这些目标包括成本最小、最大性能、低功耗、高可靠性等。设计空间探索允许SOC设计使这些目标之间的权衡,到达一个“最优”的设计。SOC设计想探索修改的指令集架构或processor-memory系统。这种变化的常见例子包括,但不限于:

改变管道结构。例如,增加(或减少)阶段的数量增加(或减少)的时钟频率,增加转发路径,以减少管道摊位。

b。改变路径结构的数据。例如,变化缓慢的单位快速单位为了提高性能,改变单元和存储之间的连接元素(如注册文件)为了减少功耗。

c。增加并行性。e。g添加更多的功能单元可以并行执行,以提高性能。

d。改变指令集。e。g添加新操作,可以利用特定的应用程序。

e。改变内存组件。e。g改变寄存器文件的大小,改变缓存的结合性等。

f。改变内存层次结构。e。g处理器和片外存储器之间添加一个缓存,改变了片上存储器层次结构等。

SIM-A外观和感觉

这是第一次和主要形式,帮助我们计算的循环计数程序如图所示图7中的。第一节让我们选择不同的我们需要模拟的程序。

这是用户可在其中输入处理器的接口描述和模拟处理器的行为。如果你点击选择“选择程序运行”,它包含所有项目的列表。只选择我们需要模拟的程序并单击按钮“运行模拟器,并提供结果…。“其他按钮现在不习惯。第二部分提供了程序的输出。它包含信息,如总算术指令,改变旋转,逻辑,跳分支等。它也给程序结束时,弹出通过提供循环计数。

用户首先将输入处理器描述细节,如图8所示。提交表单更新处理器描述文件。然后浏览GUI形式,他可以选择他/她需要模拟的程序。

上面的简单描述SIM-A模拟器已在我们的嵌入式系统开发实验室。

模拟器的性能评估和验证

框架是基于MIPS处理器架构4 k。架构包含五个管道阶段——获取、解码,操作数读、执行和回写。有五个并行问题路径对应于两个铝合金单位,一个浮点单元,一个分支单位和一个加载/存储单元。内存层次结构包括两个L1数据缓存指令和数据,一个统一的L2缓存和DRAM内存。有一个宽32位通用寄存器文件,宽32位浮点寄存器文件,每个包含32个寄存器。

表1列出了所有的基准程序被用来验证模拟器。在运行这个基准测试程序后SIMPRESS以及SIM-A模拟器,得到了以下结果。

结论和未来的方向

在本文中,我们提出了一个验证OVPSimulator与SIM-A MIPS32处理器模拟器。这也详细讨论OVPSimulator。不同的定制运行应用程序所需的详细讨论。SIM-A模拟器开发的嵌入式实验室生成应用程序的性能估计在考虑。处理器的形式描述捕获GUI,它允许用户指定的建筑视觉形式。周期准确、结构模拟器使用SIM-A允许用户生成收集统计信息称为循环计数。它绝对可以帮助设计师分析设计和修改的关键部分。他这个项目的目标是允许各种各样的处理器和内存系统的建模。为了实现这一目标,模拟器发生器包括一般捕捉处理器架构的机制。但是它的使用必须被扩展为其他类的处理器。

SIM-A环境设计允许建模的各种各样的处理器。这已经证明在某种程度上通过RISC处理器与传统内存层次结构的建模。在未来,它应该被用来模型小说内存层次结构和处理器DSP等的其他类。

引用

Manoj Kumar Jain, Anshul库马尔·m··。“ASIP设计方法:调查和问题”在美国IEEE / ACM国际会议VLSI设计。超大规模集成电路(2001),页76 - 81,2001年1月。
Y Subhash钱德拉。Retargetable功能模拟器- M。理工学院科技论文、计算机科学系、坎普尔,1999年6月。
FREERICK, m . nML机器描述形式,1993年7月。
耆那教徒,北卡罗来纳州拆卸使用高级处理器模型。硕士论文,计算机科学系,Engg IIT坎普尔,1999年1月。
UNIX系统V Rel 4,程序员指南:ANSI C和编程支持工具。φ,新德里1992年。可执行的和可链接格式(精灵),工具接口标准(TIS),可移植格式规范(1.1版)。
Ptlsim m . Yourst。”“http://www.ptlsim.org/。2010年1月。
“M5。“http://www.m5sim.org。Jan2010。
bochs:开源ia - 32仿真项目。“http://bochs.sourceforge.net/。2010年1月。
j·埃米尔,P。Ahuja, E。Asim:性能模型框架“Borch pp.68 - 76, 2002。
“Gxemul”http://gxemul.sourceforge.net/ 2010年1月。
P。M et al .,“西米奇:一个完整的系统仿真平台,”电脑,Vol.35、58、2002页。
d·沃林,H。zef, M。Karlsson, E。Hagersten,“瓦萨”号:与可调富达模拟器的基础设施,“并行和分布式计算,2005年。
军旅生涯M.M. et al .,“多层面性一般执行力的多处理器模拟器工具集(宝石),“SIGARCH计算机体系结构的消息,92 - 99年,2005页。
“SimpleScalar LLC。”http://www.simplescalar.com/, 2010年8月
克里et al .,”威斯康辛风洞ii:快速和便携式并行体系结构模拟器,”研讨会上的性能分析及其对设计的影响,1997年6月。
诉派、p . Ranganathan和年代。Adve,“军旅生涯Rsim:执行力的模拟器ilp-based共享内存多处理器,处理器,“第三个计算机体系结构教育研讨会,1997年2月。
n . Honarmand H。m . Abbaspour Sohofi, Z。Navabi”处理器描述为嵌入式处理器的设计空间探索,阐述“Proc。EWDTS, 2007。
G.H. et al。“ISDL: retargetability的指令集描述语言,“在proc设计自动化会议上,《- 302,,1997。
人士Reshadi、Prabhat Mishra Nikhil邦萨尔Nikhil达特。“Rexsim: Retargetable指令集体系结构仿真框架”个cec上技术报告# 03-05,2003年2月
m . Reshadi和N。达特,”通用pipedlined处理器造型和高性能cycle-accurate模拟器的一代,”》,第791 - 786页,2005年。
Y Subhash钱德拉。Retargetable功能模拟器- m。1999年6月科技论文。
Fedrico Angiolini, Jianjiang蹭;Rainer Leuper;切萨雷·费里,卢卡Benini;“一个集成的开放框架异构MPSoc设计空间探索”,page3, Date06 2006 EDAA。
M.Loghi;F.Angioni;D.Bertozzi;L.Benini。“分析片上通信MPSoC环境”在2004年进行的,设计、自动化和测试在欧洲会议(日期' 04),IEEE 2004。

全球研究计算机科学杂志》上