雷竞技网页版研究和评论——国际期刊雷竞技苹果下载

国际创新研究期刊》的研究在科学、工程和技术

菜单

ISSN在线(2319 - 8753)打印(2347 - 6710)

所有提交的电磁系统将被重定向到在线手稿提交系统。作者请直接提交文章在线手稿提交系统各自的杂志。

基于蓄电池3-Weight测试模式生成

Geetanjali m . Dhurmekar V.S. Dhongde
  1. PG学生(VLSI和嵌入式系统),E&TC称,普纳大学印度马哈拉施特拉邦
  2. 部门负责人E&TC称,普纳大学印度马哈拉施特拉邦
相关文章Pubmed,谷歌学者

访问更多的相关文章国际创新研究期刊》的研究在科学、工程和技术

国际创新研究期刊》的研究在科学、工程和技术

文摘

伪随机的内建自测试(BIST)全球发电机组是用来测试集成电路和系统。BIST设计,测试向量的生成、应用和分析产生的反应是被测试的系统或电路的一部分。加权伪随机BIST方案已经被利用以减少向量的数量在阿拉伯学者应用中实现完整的故障覆盖率。在蓄电池3-weight测试模式生成方案,加权集包括3重量即0、1和0.5已经成功地利用,因为它们导致低消耗功率和较低的测试时间。这个计划在现有方案的主要优点是:1)只有三个容易weights-0生成,使用0.5。2)当前VLSI芯片中常用的蓄电池,该方案可以有效地降低硬件的阿拉伯学者代模式。3)这个方案不需要任何设计的加法器(即它可以使用任何实现加法器设计)。4)这个方案不影响操作的速度加法器。对比之前提出方案表明,该方案要优于对所需的硬件。

关键字
内建自测试(BIST),测试每个时钟,VLSI测试加权测试模式生成。

介绍
伪随机的内建自测试(BIST)全球发电机组是用来测试集成电路和系统。伪随机数生成器的团队包括等线性反馈移位寄存器(LFSRs)[1],细胞自动机[2],蓄能器由一个常数值[3]。在电路难以探测的缺点,大量的随机测试模式生成之前高故障覆盖率。因此,提出了加权伪随机技术,输入偏差的概率通过改变“0”或“1”在给定输入从0.5(纯伪随机测试)其他价值[10],[15]。加权随机测试模式生成方法依赖于单个重量分配通常不能实现完整的故障覆盖率使用有限数量的测试模式以来,虽然适合大部分的重量计算错误,有些错误可能需要长期测试序列与这些发现体重作业如果他们不匹配的激活和传播需求。已经提出多种权重分配的情况下不同的故障需要不同偏见的输入组合应用于电路,以确保相对较少的测试模式可以检测所有的缺点[4]。推导出权重分配方法对于给定确定的测试是有吸引力的,因为他们有可能允许完整的故障覆盖率显著较小数量的测试模式[10]。硬件实现成本的最小化,其他方案介绍了基于多个权重分配,利用权重0,1,0.5。这种方法下降保持一些发电机的输出稳定(0或1),让其余的输出改变值伪随机(重量0.5)。这种方法,除了减少硬件开销有利影响消耗功率,因为一些电路的测试(削减)输入(那些有重量0或1)保持稳定在特定测试会话[30]。 Pomeranz and Reddy [5] proposed a 3-weight pattern generation scheme relying on weights 0, 1, and 0.5. The choice of weights 0, 1, and 0.5 was done in order to reduce the hardware implementation cost. Wang [8], [13] proposed a 3- weight random pattern generator based on scan chains using weights 0, 1, and 0.5, in a way similar to [5]. Recently, Zhang et al. [9] renovated the interest in the 3-weight pattern generation schemes, proposing an efficient compaction scheme for the 3-weight patterns 0, 1, and 0.5. From the above we can conclude that 3-weight pattern generation based on weights 0, 1, and 0.5 has practical interest since it combines low implementation cost with low test time.
当前超大规模集成电路,例如,数据路径架构,或数字信号处理芯片通常包含算术模块(蓄电池或算术逻辑单元(alu家族))。这产生的想法算术阿拉伯学者(ABIST) [6]。ABIST的基本思想是利用蓄电池为内置测试(压缩减少的反应,或代测试模式),这将导致低的硬件开销和低影响电路正常工作速度[22]- [27]。在[22],Manich等人提出了一个基于累加器的测试模式生成方案,与之前提出的方案。在[7],证明了由蓄电池测试向量生成的输入是由一个常数测试图案可以接受的伪随机特性,如果输入模式是正确的选择。然而,模块包含难以探测的缺点仍然需要额外的测试硬件通过测试点插入任务逻辑或通过存储额外的确定性测试模式[24],[25]。为了克服这个问题,accumulator-based加权模式一代提出了方案[11]。方案生成测试模式有三种权重,即0、0.5 1,因此可以大大减少accumulator-based测试模式生成的测试应用程序的时间。然而,该计划提出了[11]拥有三个主要的缺点:1)它只可以利用的情况下,加法器蓄电池是脉动进位加法器;2)它需要重新设计蓄电池; this modification, apart from being costly, requires redesign of the core of the datapath, this generally discourages in current BIST schemes; and 3) it increases delay, since it affects the normal operating speed of the adder. In this paper, a novel scheme for accumulator-based 3-weight generation is presented. The proposed scheme copes with the inherent drawbacks of the scheme proposed in [11]. More precisely: 1) it does not impose any requirements about the design of the adder (i.e., it can be implemented using any adder design); 2) it does not require any modification or redesign of the adder circuit; and hence, 3) it does not affect the operating speed of the adder. Furthermore, the proposed scheme compares favorably to the scheme proposed in [11] and [22] in terms of the required hardware overhead. This paper is organized as follows. In Section II, the idea underlying the accumulator-based 3-weight test pattern generation is presented. In Section III, the design methodology to generate the 3-weight test patterns using an accumulator is presented. In Section IV, the proposed scheme is compared to the previously proposed ones. Finally, Section V, concludes this paper.

基于蓄电池3-WEIGHT测试模式生成
这里的想法是一个accumulator-based 3-weight测试模式生成的一个例子。让我们考虑的测试集C17 ISCAS基准[12],[31]中给出表我。
图像
从这个确定性测试集开始,为了应用3-weight测试模式生成方案,提出的方案之一[5],[8],可以使用[9]。根据这些计划,一个典型的重量分配过程需要将测试集分为两个子集,S1和S2如下:S1 = {T1, T4}和S2 = {T2、T3}。这些子集的权重分配是W (S1) ={−−1−1}和W (S2) ={−−0 1 0},一个“−”表示权重赋值为0.5,“1”表示输入不断由逻辑“1”的值,和“0”表示输入是由逻辑“0”值。在第一个任务,输入[2]和[0]不断由“1”,虽然输入[4],[3],[1]是伪随机生成(即。,重量0.5)。同样,在第二权重赋值(S2子集),输入[2]和[0]不断由“0”,输入[1]是由“1”和输入[4]和[3]是伪随机生成的。
这些推理要求蓄电池的配置,满足以下条件:1)一个蓄电池输出可以不断地由“1”或“0”和2)蓄电池的输出不断推动“1”或“0”允许携带输入阶段转移到其携带的输出保持不变。后一种情况是必需的,为了有效地生成伪随机测试蓄电池输出的重量分配模式是“−”。

设计方法
weighted-pattern生成的实现方案是基于全加器真值表,在表二世。从表2可以看出,# 2,# 3,# 6和# 7的真值表,Cout = Cin。
图像
因此,为了将携带的输入输出,它足以[我]=不(B[我])。该方案是基于这样的观察。提出了加权测试模式生成的实现方案是基于蓄电池呈现在图1中,它包含一个完整的加法器(FA)细胞和d型触发器与异步驱动设置和重置的输入,其输出也全部加法器的输入之一。
图像
在图1中,我们假设,不失一般性,设置和重置是活跃的高信号。在这个图驱动寄存器的相应细胞B[我]也显示。对于这个蓄电池,可以使用三种配置,如图2所示。
在图2(一个)我们提出配置驱动减少输入[我]= 1时是必需的。[我]= 1和重置[我]= 0,因此[我]= 1和B[我]= 0。然后输出等于1,Cin转移到Cout。在图2 (b),我们目前配置驱动减少输入[我]= 0时是必需的。[我]= 0和重置[我]= 1,因此一个[我]= 0和B[我]= 1。然后输出等于0,Cin转移到Cout . .在图2 (c),我们目前配置驱动减少输入[我]=−”时是必需的。[我]= 0和重置[我]= 0。B D触发器的输入寄存器是由1或0,根据该值将被添加到蓄电池输入,以生成令人满意的随机测试模式的输入。
图像
在图3中,我们提出基于蓄电池3-weight测试模式生成的一般配置方案。模块提供的逻辑组(n-1:0)和复位(n-1:0)信号,驱动S和B R输入寄存器和寄存器输入。注意信号,驱动输入注册的人字拖,也推动R B输入注册的人字拖,反之亦然。
图像

比较
iv节中,我们将比较方案与基于蓄电池3-weight代方案,提出了在[11]。ivb节中,我们将比较3-weight扫描的方案计划,提出了在[5]和[8]。IV-C节,以证明该方案的适用性,我们将比较方案基于蓄电池测试模式生成的方案提出了[22]。
答:比较[11]
测试应用程序的算法已经被先前的研究人员发明和应用,例如,[5],[8],[9]可以同样应用与实现基于测试模式应用的数量由[11]。因此,将基于进行比较:1)硬件开销和2)对时间的影响蓄电池的加法器的特征。计划都需要一个会话计数器为了改变在不同体重会话;会话计数器包含日志k位,k是测试会话的数量(即。,weight assignments) of the weighted test set. The scheme proposed in [11] requires the redesign of the adder; more precisely, two NAND gates are inserted in each cell of the ripple-carry adder. In order to provide the inputs to the set and reset inputs of the flip flops, decoding logic is implemented, similar to that in [8]. For the proposed scheme, no modification is required for the adder of the accumulator. Therefore, there is no impact on the data path timing characteristics.
图像
在表3给出比较结果在ISCAS’85的基准。在表格的第一列第三,我们目前的基准名称;在第二和第三列,我们目前的硬件开销蓄电池的基础方案提出了[11]在这个工作,分别;在第四列,我们目前的减少该方案[11]。在第五到第七列,我们提出的延迟加法器的携带信号的门的数量必须遍历,Cin输入的加法器(低阶段完整的加法器单元)Cout输出(高级阶段完整的加法器单元),以及相应的减少通过该方案。表三世,硬件开销计算门等价物,固化一个n NAND或也不占0.5 n盖茨和一个逆变器占0.5盖茨提出[8]。在加法器来计算延迟操作(列在标题“#盖茨从Cin, Cout”)我们必须考虑脉动进位加法器和前缀加法器的实现。比较脉动进位加法器实现,加法器单元中使用[11]被认为是;细胞在[11],最初的延迟Cin, Cout加法器单元的两个逻辑门和一个XOR门;在修改后的细胞在[11],提出延迟增加三个NAND和一个XOR门; we have considered that the delay of a NAND gate is one gate equivalent, while the delay of an XOR gate is two gate equivalents. Since the implementation of the proposed scheme does not based on a specific adder design, the utilization of a prefix adder can result in impressive results. To calculate the delay of prefix adders, the formula obtained by [29] is used, where the delay is of the order 4×log n, where n is the number of the adder stages. From Table III, we can see that the proposed scheme results in 57%–90% decrease in hardware overhead, while at the same time it achieves decrease in operational delay overhead that ranges from 84% to 97% for the considered benchmarks.
b比较Scan-Based计划[5],[8]
3-weight模式生成方案彭慕兰Reddy在[5]提出的扫描链的输出是由线性反馈移位寄存器(LFSR)。逻辑之间插入扫描链,减少输入修复输出所需的重量(0、0.5或1)。为了实现这个计划[5],假设一个scan-structure。此外,一个LFSR要求提要实现伪随机输入的扫描输入(LFSR阶段的数量是o (log n),其中n是扫描细胞)的数量,以及扫描计数器,常见的扫描方案。许多3-gate模块需要每个必需的加权输入(在[5,表V]和ISCAS’85的硬件开销计算基准)。
王[8]提出了一种低开销3体重随机BIST方案,再根据扫描链。他提出了两个方案,即串行解决阿拉伯学者和并行解决阿拉伯学者。系列解决方案提出了更昂贵的[8];因此我们应当集中精力平行固定BIST方案。对于一个n输入减少,如果扫描链的可用性,硬件开销,除了LFSR生成伪随机输入和扫描计数器,包括一个解码逻辑。解码的硬件开销的一些逻辑ISCAS基准计算[8,表我]。所有计划要求应用程序会话的计数器,需要改变在不同体重会话。方案提出了[5]和[8]每扫描测试计划,,同时,假设存在的门闩的扫描功能的设计。表4中,我们展示了算术ISCAS’85的一些基准测试结果。
图像
计算表4中,我们假定方案[5]和[8]应用于具有扫描功能的电路;因此,硬件开销将门闩转换为扫描门闩是不考虑。在[5]提出的方案,总权重的硬件开销包括硬件盖茨(第二列),扫描计数器和LFSR实现。计算的数据在第二列中,我们使用了数据中发现(表5 V)。[8]的方案、LFSR扫描计数器和译码逻辑被认为是;的硬件开销解码逻辑已经被从[8,表我]。
c .比较[22]
在[22],Manich等人提出了一个方法来减少总测试时间使用accumulator-based方案。该计划运行在测试会话基于表单的三胞胎(年代,我左),S是蓄电池的起始值,我是增量,L是周期的数量增加前应用到下一个会话。
图像
图像
比较我们的利用(22,我表)的数据,我们认为种子存储在只读存储器中;计算硬件,我们认为罗相当于¼盖茨,也一直认为[20]和[32]。在ISCAS’85的比较数据的一些和ISCAS’89年基准展示在表V,相同的故障覆盖率。,目标是100%。
表V,在场的前三列基准特征(名称、硬件开销盖茨和数量的输入)。在两列,我们现在所需的数量的测试计划在[22],和相应的硬件开销门等价物。接下来,我们目前的测试模式和方案的硬件开销。从表V,该方案提出了减少硬件开销,而相当数量的测试,而在某些情况下它也优于方案[22]。这里注意,硬件开销(对基准)的硬件开销是可行的,与[22]有时超过基准硬件(c2670、s5378 s9234, s13207, s15850, s38584)。也是有趣的注意,平均值在表格的最后一行诉测试的平均人数增加19%,而硬件开销的平均减少98%。

结论
我们提出了一个accumulator-based 3重量(0、0.5和1)test-per-clock代方案,可以用来有效地生成加权测试模式没有任何修改在加法器的结构设计。比较与先前提出的基于累加器3体重模式生成技术[11]表明,该方案的硬件开销较低(≈75%),同时没有对重新设计的蓄电池,从而导致减少20% - -95%的测试应用程序。比较基于扫描方案[5],[8]的结果表明,该方案在降低硬件开销。最后,比较基于蓄电池方案提出了[22]显示,该方案结果显著下降(≈98%)在硬件开销。

承认
我们感谢Dr.A.K。Kureshi Prof.V.S。Dhondge & V.G.教授Puranik E&TC部门,Vishwabharti Engg学院学院。Ahmednagar,这项工作的贡献。

引用
  1. p . Bardell w . McAnney, j . Savir内置VLSI测试:伪随机技术。纽约:威利,1987年。
  2. p .霍腾休斯r·麦克劳德w .祭祀,m·米勒和h卡,“细胞automata-based伪随机生成器对于内置自测试,“IEEE反式。第一版。降落凡间的Des,中国。电路系统。,8卷,不。8页。842 - 859年,1989年8月。
  3. A . Stroele“自我测试方法使用蓄电池作为测试图案发生器,“Proc, Int。电脑。电路系统。,1995, pp. 2120–2123.
  4. h . j . Wunderlich多个分布有偏随机测试模式,“在Proc, IEEE Int。测试相依,1988年,页236 - 244。
  5. 彭慕兰和s . m . Reddy,“3重量伪随机测试生成基于确定性测试集的组合和时序电路,“IEEE反式。第一版。降落凡间的Des,中国。电路系统。,vol. 12, no. 7, pp. 1050–1058, Jul. 1993.
  6. k . Radecka j . Rajski, j . Tyszer“算术DSP核内建自测,IEEE反式。第一版。降落凡间的Des,中国。电路系统。,vol. 16, no. 11, pp. 1358–1369, Nov. 1997.
  7. j . Rajski和j . Tyszer算术嵌入式系统的内置自测试。上台北:Prentice Hall PTR, 1998。
  8. 王,“低硬件开销基于扫描3-weight加权随机阿拉伯学者,“在Proc, IEEE Int。测试相依,2001年,页868 - 877。
  9. s, s . c·赛斯,比比Bhattacharya“伪随机测试,有效的测试压实”Proc。14日亚洲测试电脑。,2005年,页337 - 342。
  10. j . Savir“加权随机模式的分布式发电,IEEE反式。第一版。,vol. 48, no. 12, pp. 1364–1368, Dec. 1999.
  11. 即Voyiatzis、d . Gizopoulos和a . Paschalis Accumulator-based加权模式一代,“在IEEE Int。行测试电脑。圣拉斐尔,法国里维埃拉,法国,2005年7月。
  12. f . Brglez h .藤原,“一个中立的网表10组合基准电路和一个目标翻译在FORTRAN,“Int。电脑。电路系统。,Kyoto, Japan, 1985.
  13. 王,“低硬件开销扫描3-weight加权随机BIST架构为基础,“美国专利6 886 124,2005年4月26日。
  14. Zaky, c . Hamacher z Vranesic,美国计算机组织。纽约:麦格劳希尔,2002。
  15. f . Brglez c .釉,g . Kedem”基于硬件的加权随机模式生成边界扫描,“在Proc, IEEE Int。测试相依(ITC), 1989年,页264 - 274。
  16. 周宏儒。Wunderlich”,自我测试使用unequiprobable随机模式,“在Proc, Int。电脑。容错第一版。(ftc), 1987年,页258 - 263。纳米技术Initiative-http: / / www.nano.gov
  17. o·诺瓦克,z Pløva, j . Nosek a . Hlawiczka t . Garbolino, K。Gucwa”Test-per-clock逻辑与semi-deterministic BIST测试模式和zero-aliasing压实机,”j .电子。测试:定理。达成。,vol. 20, no. 1, pp. 109–122, Feb. 2004.
  18. y的儿子,j . Chong, g . Russell E-BIST:增强test-per-clock BIST结构,“IEE Proc.-Comput。数字。中欧。,vol. 149, pp. 9– 15, Jan 2002.
  19. k .山口,m .井上和h .藤原“分级阿拉伯学者:Testper -时钟BIST低开销,“电子。Commun。日本(第二部分:电子。),90卷,没有。2007年6月6 47-58页。。
  20. e . Kalligeros x Kavousianos、d . Bakalis和d . Nikolos”一个高效的种子选择方法lfsr-based test-per-clock阿拉伯学者,“Proc, Int。电脑。电子质量。Des, 002,第261页。
  21. 公元辛格,m . Seuring m . Gossel和e . s . Sogomonyan”多模扫描:测试每个时钟BIST IP核,“ACM反式。设计奥特曼。电工实习。系统。,vol. 8, no. 4, pp. 491–505, Oct. 2003.
  22. s . Manich l . Garcia-Deiros, j .费卡洛斯”最小化测试时间与有限的内存资源算术测试图案发生器,“IEEE反式。第一版。降落凡间的Des,中国。电路系统。,vol. 26, no. 11, pp. 2046–2058, Nov. 2007.
  23. 美国Manich、l·加西亚和j .费卡洛斯“算术测试模式生成:有点水平制定优化问题,“中国在Des。电路。系统。(DCIS),葡萄牙里斯本,2005年。
  24. s . Manich l·加西亚l . Balado j . Rius r . Rodrøguez和j .费卡洛斯”提高算法的效率阿拉伯学者通过结合目标和通用模式,“中国Des。电路。系统。(DCIS),波尔多,法国,2004年。
  25. s . Manich l·加西亚l . Balado e . Lupon J . Rius r·罗德里格斯和J。费卡洛斯”,选择有效的算术加法测试图案发生器,“在Proc。欧元。测试车间,2003,pp。9-14。
  26. 即Voyiatzis”字迭公羊ALU基因为基础的BIST方案”,IEEE反式。第一版。,vol. 57, no. 8, pp. 1012–1022, Aug. 2008.
  27. 即Voyiatzis”accumulator-based压实方案降低了在线BIST混叠的公羊,“IEEE反式。中国非常大。(VLSI)系统。,vol. 16, no. 9, pp. 1248–1251, Sep. 2008.
  28. A·拉希德穆罕默德,z .彭和p . el”wiring-aware最小化内置的自测方法开销,”j .第一版。科学。抛光工艺。,vol. 20, no. 2, pp. 216–223.
  29. r·齐默尔曼,“二进位加法器结构细胞VLSI及其合成、“博士论文,瑞士联邦本月,抛光工艺。(ETH)、苏黎世瑞士,1998(在线)。可用:http://www.iis.ee.ethz.ch/ ~ zimmi /出版/ comp_arith_notes / s /广州。
  30. m·b·桑托斯。c .特谢拉j.p.特谢拉,s . Manich r·罗德里格斯和j .费卡洛斯”RTL级制备高质量/低能耗/低电力阿拉伯学者,“在Proc, Int。测试相依,2002年,页814 - 823。
  31. c . Albrecht IWLS 2005基准,箭头湖,CA 2005(在线)。可用:http://www.iwls.org/ iwls2005 / benchmarks.html
  32. j.y.周素卿l·r·黄和s . y .郭”Gauss-elimination-based代多个seed-polynomial对LFSR”IEEE反式。第一版。降落凡间的Des,中国。电路系统。,vol. 16, no. 9, pp. 1015–1024, Sep. 1997.