关键字 |
| 可逆逻辑,基本可逆盖茨,完整的加法器,算术运算,垃圾,量子成本 |
介绍 |
| 能量耗散是电路设计中最重要的因素之一。可逆逻辑首先是相关能源在蓝州信息损失函数不可逆性导致能量耗散在1961年表示,有少量的散热电路由于失去一个比特的信息,这就等于kTln2“k”是Boltzman常数和T温度[1]。这一原则进一步支持贝内特,零能量耗散只能当电路包含可逆盖茨在1973年。正是证明了班尼特的能量kTln2不会消散的电路如果可以提取输出和输入有可能当且仅当可逆盖茨[2]。根据摩尔定律的晶体管数量每18个月翻一番。因此能源保守设备的需要。的能量耗散系统中有直接关系的比特数在计算过程中抹去。可逆电路的电路不丢失信息将可逆电路如果输入向量可以专门检索输出向量之间是一一对应的输入和输出[3]。尤尼斯和骑士[4]表明,一些可逆电路可以渐近energy-lossless是否允许任意大他们的延迟。一个可逆逻辑电路应该[6]有以下特点: |
| •使用最小数量的可逆的大门。 |
| •使用最小数量的垃圾输出。 |
| •使用最低常数输入。 |
文献调查 |
| 蓝道罗尔夫。[1]。”Irreversibility and Heat Generation in the Computing Process". R Landauer’s showed, amount of heat generation due to loss of bit is kTlog2, and this value is approx 2.8*10-21 joule, which is small but not negligible. Bennett, Charles H [2]. "Logical Reversibility of Computation". Bennett showed that this heat dissipation due to information loss can be avoided if the circuit is designed using reversible logic gates. No amount of heat would be dissipated from the system as long as the system was able to return to its initial state from its final state. E.Fredkin, T Toffoli, Peres [9] [10] [12] proposed reversible logic gates..In “Optimal Design of a Reversible Full Adder”[18] Yvan Van Rentergem and Alexis De Vos presented four designs for Reversible full-adder circuits and the implementation of these logic circuits into electronic circuitry based on CMOS technology and pass-transistor design. In “A General Method of Constructing the Reversible Full-Adder”[19] Lihui Ni, Zhijin Guan, and Wenying Zhu described general approach to construct the Reversible full adder and can be extended to a variety of Reversible full adders with only two Reversible gates. In “Efficient adder circuits based on a conservative reversible logic gate”,[20] Bruce, J.W., M.A. Thornton, L. shivakuamaraiah, P.S. kokate and X. Li, used only Fredkin gates to construct full adder with gates cost equal to 4, 3 garbage outputs and 2 constant input. In “An Arithmetic Logic Unit Design Based on Reversible Logic Gates” [5] Zhijin Guan, Wenjuan Li, Weiping Ding, Yueqin Hang, Lihui Ni. Proposed a method for using the reversible logic gates as logic devices to structure the reversible ALU. In “Design and Analysis of 16 bit reversible ALU”. Lekshmi Viswanath, Ponni.M [17], presented that circuit designed using reversible logic has reduce delay and power |
相关工作 |
| 答:可逆逻辑函数 |
| 这是一个n输入n个输出逻辑函数之间存在一一对应的输入和输出。因为这双射映射输入向量可以唯一确定的输出向量。这可以防止信息的损失的根源不可逆逻辑电路的功耗。可逆逻辑电路必须建立在两个主要限制。他们是 |
| •扇出是不允许的。 |
| •循环或反馈是不允许的 |
| 量子成本(QC)的可逆门(电路)的数量1×1或2×2可逆盖茨和量子逻辑门,如V, V + V(也叫√不是门和V + V)的埃尔米特。V和V +量子门有一些属性,方程(1)所示(穆罕默et al ., 2009)。 |
 方程(1) |
| 任何可逆逻辑门(电路)实现通过使用上面提到的盖茨,不是和FG盖茨。上面的属性表明,当两个V盖茨系列他们将像一个非门。类似地,两个V +盖茨串联也作为非门。V系列与V +登机口,反之亦然,是一个身份。 |
| b .可逆逻辑门 |
| 重要的基本可逆逻辑门,费曼门[7]唯一2 * 2可逆门如图。1,它是使用最广泛的设计师为扇出的目的。还有一个双费曼门[8],[9]和Toffoli登机口Fredkin[10],新门[11],佩雷斯门[12],所有这些都可以用来实现重要的组合功能,都是3 * 3的盖茨,如图。图1 b。1e .The figures also shows the switching functions for terminals |
4 x4 DKFG可逆门 |
| 一个4 * 4可逆门DKFG已经提出[13]如图2所示。在本门输入向量是由静脉= (0,A, B, C)和相应的输出向量机汇= (P, Q, R, S)。 |
| 我们可以通过使用实现half-adder DKFG门如图2所示。我们可以使用DKFG门作为一个全加器如fig2b所示 |
提出一个新的3 x3可逆门 |
| 3 x3可逆门齿轮(控制操作门)本文提出了逻辑的真值表(见图3)。相应的门也如图3所示,凑近看的真值表,输入模式对应于一个特定的输出模式可以唯一地确定之间存在一一对应关系,从而保持输入向量和输出向量。在本门输入向量是由静脉= (A, B, C)和相应的输出向量机汇= (P, Q, R) |
算术电路的设计 |
| 铝合金是一种数据处理组件,这是一个重要的部分在中心处理单元(CPU)。不同的电脑有不同的运算器。但是所有的运算器包含算术单元和逻辑单元,基本结构。ALU基因的基本运算部分的组件是一个并行加法器。构造并行加法器的全加器电路级联连接。通过控制输入的数据并行加法器,可以获得不同类型的算术运算。图4显示了算术运算获得当一组输入并行加法器是外部控制的。 |
| 位在并行加法器的数量可能是任何值。输入C在趋于完整的加法器电路在最低有效位的位置和C来自完整的加法器电路在最重要的位置。从图4 (a)到4 (h)我们可以看到各种类型的八个操作可以通过控制输入和Cin。我们需要设计电路两个部分,一个控制电路,另一个加法器。 |
传统的4位运算电路逻辑图 |
| 传统的逻辑图完成位运算电路figure5所示。电路控制输入B提供各种类型的操作所示装具包含两个NAND盖茨一个或门和非门。电路被称为一个真正的/补充,一个/零元素。有两个选择行S1and S0控制输入。当S1S0 = 00或门的输出Y = 0,当S1S0 = 01或门的输出Y = B,当S1S0 = 10或门的输出Y = B的神经末梢当S1S0 = 11或门的输出Y = B + B ' = 1 |
| 从图5我们可以看到完整的并行加法器构成四个加法器,携带进入第一阶段的输入。第四阶段是输出的执行。选择变量S1, S0和Cin。变量S1S0控制所有B输入完整的加法器电路。的输入直接转到另一个输入加法器。下面给出算术电路操作在表1所示。 |
4位运算电路的实现可逆门 |
| 我们可以实现一点算术逻辑单元通过使用提出了可逆齿轮门控制单元图6所示。从齿轮门的真值表(图3)我们可以看到输入B可以控制根据S1和S0的价值。 |
| 我们现在可以实现八个操作的四位运算电路级联这四位运算电路如图7所示。但这里DKFG可逆门已被用作一个全加器。所以我们需要四个DKFG可逆盖茨构造并行加法器。F3F2F1F0代表输出功能。 |
结论 |
| 本文算法使用单位提出了可逆控制单元齿轮。相比我们有这些提议的设计与现有的设计(14、16)的可逆盖茨使用,垃圾输出,常数输入,&运算功能。算术可逆控制单元也在巨大的改善现有的设计(14、15)。所以提出的设计实现可逆ALU使用的盖茨数量而言,垃圾和常量输入输出可用于低功率应用程序。在未来我们可以设计完成的帮助下可逆计算机体系结构提出了设计。可逆ALU将中央单位在未来的一个完全可逆的架构的设计只使用可逆逻辑元素。一个完整的架构,更关键要素必须设计包括一个可逆控制单元和可逆的记忆的一种新方法。 |
|
表乍一看 |
 |
|
| 表1 |
表2 |
|
|
数据乍一看 |
|
|
引用 |
- R。蓝道不可逆性和产生热量在计算过程中,IBM杂志》上的研究和发展,5,183 - 191年,1961页。
- 班纳特h、逻辑计算为可逆性,IBM J。研发,第532 - 525页,1973年11月。
- Pradeepsingla Naveen kr。马利克“可逆的成本效益的设计可编程序逻辑阵列”计算机应用的国际期刊,体积41 -没有。15日- 2012年3月。
- 年代。尤尼斯和t .骑士,“分层式的电荷恢复逻辑,渐近零能耗”研讨会上低功率设计,June1994
- 李Wenjuan,织金关,被叮,月琴挂,励辉倪“算术逻辑单元设计基于可逆逻辑门”IEEEPacific Rim会议通信、计算机和信号处理(PacRim), 2011年
- 潘考夫斯基,m和p . Kerntopf可逆逻辑。邀请教程”Proc。EURO-MICRO,华沙,波兰,2001年9月
- r·费曼“量子力学计算机”、光学消息,11日至20日,1985页
- b . Parhami;“容错可逆电路”Proc。40 AsilomarConf。信号、系统和电脑,太平洋格罗夫,CA, Oct.2006
- e . Fredkin t . Toffoli“保守的逻辑”,国际期刊的定理。21岁的物理学pp.219 - 253, 1982。
- t . Toffoli。,“Reversible Computing”, Tech memo MIT/LCS/TM‐151,MIT Lab for Computer Science (1980).
- Md。m . H Azad汗,“与可逆盖茨全加器的设计”,国际会议和信息技术,达卡,孟加拉国、pp.515 - 519, 2002
- 佩雷斯,. .可逆逻辑与量子计算机物理评论:,32(6):3266 - 3276年,1985年
- Shefali Mamataj1, Biswajit Das2, Anurima Rahaman3“2的补加法器的方法实现SubtractorUsing DKG可逆门”,国际期刊的新兴技术和先进的工程:卷3期12,2013年12月)
- ZhijinGuan、WenjuanLi WeipingDing、YueqinHang andLihui倪,“一个算术逻辑单元设计基于可逆逻辑门”,Communictions,计算机和信号处理(PacRim) v, pp.925 - 931, 2011年10月3日
- 名叫Akanksha武断的话,“VinodKapse,算术逻辑单元(ALU)设计利用可逆控制单元”国际工程和创新技术杂志》上(IJEIT)卷1,问题6,2012年6月
- y Syamala, a . v . n . Tilak可逆的算术逻辑单元,电子计算机技术(ICECT), 2011年第三国际,5卷,pp.207 - 211、07年2011年7月。
- LekshmiViswanath Ponni。M的16位可逆ALU设计与分析”,IOSR《计算机工程(IOSRJCE) ISSN: 2278 - 0661卷1,问题1,PP 46-53, 2012 (5)
- Alexis De Vos Yvan Van Rentergem和最优设计一个可逆全加器为,国际期刊的非传统的计算,1卷,第355 - 339页,2005年
- 19并倪,织金关,WenyingZhu构造可逆全加器的一般方法,第三智能信息技术国际研讨会和安全信息,pp.109 - 113, 2010
- 20布鲁斯,J.W.,M.A. Thornton, L. shivakuamaraiah, P.S. kokate and X. Li-Efficient adder circuits based on a conservative reversible logic gate‖, IEEE computer society Annual symposium on VLSI, Pittsburgh, Pennsylvania, and pp: 83-88, 2000
|
菜单
方程(1)
