所有提交的电磁系统将被重定向到在线手稿提交系统。作者请直接提交文章在线手稿提交系统各自的杂志。

一个高效的VLSI架构主同步信号检测器

Mathana.J.M1,Ashvanth.R2,Bhavanam Jagadish2,Ashok Robert.J2
  1. 副教授,ECE称,智慧化K工程与技术学院,Thiruvallur,泰米尔纳德邦,印度
  2. UG学生,ECE称,智慧化K工程与技术学院,Thiruvallur,泰米尔纳德邦,印度
相关文章Pubmed,谷歌学者

访问更多的相关文章国际先进研究期刊》的研究在电子、电子、仪表工程

文摘

在本文中,我们提出一个新颖的设计主同步信号的检测在长期演进(LTE)系统设备的低成本和低功耗。这是通过使用一个匹配滤波器包含并行处理架构中来。1比特的方法模拟-数字转换器(ADC)与10位ADC的采样下来比没有多路径衰落条件下采样下来LTE标准中定义的用户设备(UE)性能测试。高性能主同步信号检测方法是派生的。

关键字

低成本、低功耗、匹配滤波器、主同步信号(PSS)。

介绍

LTE技术,也称为EUTRA(进化UMTS陆地电台访问),旨在提高3 g和3.5 g系统为了使他们采取更高的峰值数据速率与极高的流动性支持。LTE,最新的步骤推进一系列的移动通信系统,可以看到提供一个进一步发展功能,增加速度和一般改进的性能比较第三代系统[1]。LTE技术规范提供了至少100 Mbps的下行高峰,并至少50 Mbps的上行。同步序列更重要,因为它不仅检测影响搜索时间而且解调的性能。3 gpp工作组决定采用Zadoff-Chu(佐)序列下行主同步信号(PSS)和上行随机存取序言。Zadoff-Chu序列是一个复数的数学序列,展品的有用的属性,周期性改变版本是互相正交。佐序列有平坦的频域相关属性和低频率偏移敏感性[5]。主同步信号检测通过使用一个非相干检测方法由于没有参考信息。本文的主要目的是提出一种有效的匹配滤波器架构涉及到许多复杂的乘法发生少。并给出了系统模型和PSS定义在第二节。简要回顾第三节中给出的匹配滤波器的方法。 Afterwards, both the method of 1- bit ADC with down-sampling and that of 10-bitADC without down-sampling for PSS detection are discussed in Section IV. Section V addresses different implementation architectures of PSS detection. Whereas their simulation results are shown in Section V1 Finally, conclusion remarks are given in Section VII.

系统模型和问题定义

答:OFDM系统模型与载波频率偏移(CFO)
3 gpp采用OFDM提高频谱效率。在OFDM系统中,复杂的数据符号的序列被认为是在k阶正交副载波OFDM块,序列的数据符号定义如下:
图像
在衰落信道中,时域保护间隔,命名为循环前缀(CP),是由复制的最后样品IDFT产出和附加他们的OFDM符号传播的开始。所以OFDM传输块由[7](N + Ng)样品。在接收机端,删除第一个CP样本后,接收到的序列
图像
b . PSS
P-SCH用于获取所需的时间和频率同步解调的S-SCH [6]。关联的问题达到同步收到P-SCH信号的副本(即传输信号。,使用匹配滤波器),从而确定相关峰值在适当的时机象征。主同步信号调制使用三种不同的频域Zadoff-Chu序列。序列du (n)用于从频域生成PSS佐序列显示[1]
图像
佐的根序列指数是由表二世
三种不同的佐序列相互正交,和每个序列对应于一个部门身份的范围在0到2。主同步信号首先判断三种细胞的身份(0,1,2),也由N (2) ID。然后二级同步信号是用来确定一个细胞ID 0到167之间由N (1) ID。Zadoff-Chu序列是一个复数的数学序列,展品的有用的属性,周期性改变版本是互相正交。因此,很容易检测PSS在初始同步,因为佐序列有平坦的频域相关属性和低频率偏移敏感。

基本的PSS检测

PSS的主要功能是检测边界框架的非相干检测方法已用于接收机由于没有已知的参考信息最初[7]。匹配滤波器是一个基本的非相干性的检测方法,可以有效地用于检测PSS。(12)的序列映射到副载波在直流和转化为时域IDFT 64点。在接收机检测这个信号,时域信号的相关性佐序列计算[2]- [4]。
铜(m) = (WH du) Hy (13)
其中y是连续64 - 1接收信号向量,DFT矩阵,是64 - DC - 1向量由戳破了。
然后,从(13),匹配滤波器的系数
多项式系数= (WH du) H (14)
在哪里
多项式系数=[多项式系数(63)多项式系数(62).......多项式系数(1)多项式系数(0))(15)
和匹配滤波器可以表达
图像(16)
y (k)是接收信号的地方。

提出设计的PSS

接收者的OFDM系统模型存在ADC的数字表示接收到的信号。10位ADC通常是首选的接收者。从能耗的角度来看,一个10位模拟数字转换器(ADC)比1比特ADC使用更多的权力。通常,出122.88 MHz ADC的功耗组成的一个比较器约为200 W,而10位122.88 MHz管线式ADC的功耗约为50兆瓦。
想出一个低功耗的解决方案,一个方法的PSS检测提出了使用比特ADC。PSS定期传播,两次每帧的持续10 ms [8]。接收机的采样率是122.88 MHz;然而,日期输入数据速率匹配滤波器是1.92 MHz因此,9600个样本在匹配滤波器的输出需要缓冲5 ms期间,这不是面积和成本效率。想出一个低成本的解决方案,一个方法的采样下来8用于匹配滤波器的输出。
答:没有8为10位ADC采样下来的方法
从最后一节中,匹配滤波器作为表达(16)可以使用10位新配方时,122.88 MHz管线式ADC
图像
yqt (k)是由10位接收信号采样,获得122.88 MHz管线式ADC,(14)和(15)。每一个匹配滤波器的输出缓冲由于没有采样下来模块,它需要一个大面积缓冲这是非常昂贵的。
b方法由8比特ADC采样下来
方程(16)可以使用比特新配方时,122.88 MHz ADC
图像(18)
yqo (k)是由出接收信号采样,获得122.88 mhz ADC,(14)和(15)。每一个匹配滤波器的输出由8 down-sampled
图像
在MFqod采样下来的输出模块。现在,只有1200输出期间需要缓冲5 ms的额外的比较器1的8实现采样模块。这将导致更少的地区转化为低成本的实用系统。它的实现架构是下一章中讨论[12]。

硬件实现

给出了该方法的实现架构随着新的匹配滤波器架构,减少现有方法所涉及的复杂性。匹配滤波器是一种重要的组件在PSS检测。我们使用64 -利用时域匹配滤波器;因此64复杂乘法单元匹配滤波器被用于计算[16]。
答:现有架构的匹配滤波器
在此体系结构中接收输入数据是串行处理。按照我们的模拟假设,84匹配系统中过滤器是必需的。所以总共需要5376单位的复杂的乘法。相反,我们可以只使用一个复杂的乘法单元在64年周期而不是使用64台复杂的乘法。因此,84单位的复杂的乘法足以让整个系统。但它遇到的问题是,由于数据是串行处理,所以大量的延迟是由于遇到转移参与它。这个问题是克服在我们提出的方法[19]。
b . PSS检测的体系结构
不匹配的14百分率(ppm)可以在eNodeB振荡器之间存在问题,所以七组匹配过滤器是用于覆盖的范围14 ppm, 14 ppm。每组包含三个匹配滤波器检测三个不同的物理层的id值0,1,或者2 [21]。因此,有21个硬件单元,如图2所示为每个接收机天线。由于系统是分布式天线4×4和有4个接收机天线问题,84个这样的硬件单元参与PSS的体系结构检测。共9600个样本期间5 ms,因此一个单独的端口RAM 9600地址是必要的。如上所述,系统中有84个这样的公羊,芯片和面积太大问题;因此一个区域高效提出了架构如图2所示。与图1中的架构相比,8的小内存地址添加的功能是找到每八相关性的最大值。因此,只有1200相关值与1200个地址需要存储在RAM中,减少整个系统的RAM大小将近8倍[22]。我们可以观察到area-efficient建筑的面积远小于原来的架构,这大大降低了芯片的成本。 From the power perspective, not only the 1-bit ADC reduces the power consumption, but the hardware of digital logic also does.

仿真结果

主同步信号是专为手机搜索和3 gpp LTE系统的交接,这是传播每5 ms。搜索时间的PSS在测量其性能检测是一个重要的标准。比较使用122.88 mhz 10位ADC的性能没有采样下来,使用1比特122.88 mhz ADC的采样下来8,表3中列出的参数用于模拟[23]。仿真结果的搜索时间在EPA 5赫兹通道模式下显示的方法。很明显,这两种方法的搜索时间在EPA 5赫兹模型相关性较低的信道矩阵,非常接近对方。现有的和拟议的模型模拟使用阿尔特拉第四的软件。权力和门进行分析的方法。仿真结果表明,我们建议的匹配滤波器的性能架构包含parrellel处理是有效的权力[24]。此外,我们建议的体系结构的implemenation与adc法出采样8倍的结果在减少整体盖茨在实现用户所需设备。这是显示在表V。

性能与现有最先进的匹配滤波器架构

匹配滤波器结构,在设计匹配过滤器[4]使用84和5376单位的复杂乘法使实际实施困难。匹配滤波器架构在设计[22]只需要84单位的复杂的乘法,这实际上是可能的。但实现的成本高。在设计[40],匹配滤波器架构使用串行机制和消耗更多的逻辑元素。拟议的架构是权力和地区有效。提出了匹配滤波器结构,并行机制用于输入数据和逻辑元素利用也显著降低。一位ADC采样因子8消耗339896公斤字节和电力利用设计[40]相比较小。10位ADC采样不下来,消耗46.88米利瓦特静态功耗和米利瓦16.48动态能力。利用逻辑元素也显著降低相比,现有的体系结构。现有架构的问题是,因为这些数据是串行处理大量的延迟是由于遇到转移参与它。这发生在一个价值高和随后的值很低,无论这种转变是什么,MUX的输出是相同的。 This causes unnecessary multiplication to occur and also the delay that is involved affects the overall performance of the system. This problem is overcome in our proposed architecture which incorporates parallel processing. So, there is no shifting of input data during each input clock. As a result of it, the effect of propagation delay is overcome and the table 4.6 shows the comparison with the existing state architecture.

结论

检测PSS在移动通信中起着主要作用。从理论上讲,检测出的ADC和采样下来会降低性能和延长检测时间。然而,由于固有的优势佐序列,仿真结果表明,该方法的性能使用比特ADC的采样下来8多而不会降低,使用一个10位ADC采样下来不存在频率偏移下几种典型LTE传播渠道。随后,两种不同的实现架构的PSS检测。面积和功耗的原始实现架构太大。基于建议的体系结构的仿真结果,PSS可以高效、准确地检测到权力和更低的成本要低得多,使得它可行的实现问题的筹码。

未来的工作

作为项目的第一阶段,主同步信号(PSS)是模拟使用模型模拟。在未来阶段的项目,提出FPGA实现进行实时性能指标和调查也将进行。此外,辅助同步信号的检测(SSS)也将完成。在在性能严重恶化的情况下,硬件解决方案将进行调查。

表乍一看



表的图标 表的图标 表的图标 表的图标 表的图标
表1 表2 表3 表4 表5
表的图标 表的图标 表的图标 表的图标
表6 表7 表8 表9

数据乍一看

图 图 图 图 图
图1 图2 图3 图4 图5

引用