击穿电压击穿现象的分析3 c-sic肖特基势垒二极管使用高斯概要200 ?米厚的圆片

Pratibha Nishad¹a . k . Chatterjee²

PG学生(ECE)、ECE,塔帕尔大学,邦,印度旁遮普1
教授,ECE,塔帕尔大学,帕蒂亚拉,旁遮普,India2

文摘

冲头通过肖特基势垒二极管击穿电压3 c-sic已经分析了使用高斯概要文件。可以看出3 c-sic肖特基势垒二极管收益率高穿孔通过较高的击穿电压值的峰值低掺杂浓度和常数的值m耗尽区宽度增加。所以,薄的晶片3 c-sic可以用来制造肖特基势垒二极管使用高斯配置文件提供更高的击穿电压。

关键字

3 c-sic,肖特基势垒二极管击穿电压击穿现象,高斯概要文件

介绍

碳化硅(SiC)是一种宽禁带半导体的能隙宽比2 ev和极高的功率,高电压开关特性和化学、机械、热稳定性。SiC设备低流动性补偿的能力承受高电场利用载体速度越高。收集流动模型的参数测量的温度依赖流动模型[1]。碳化硅有较大的带隙,所以内在载体浓度(负责热噪声和部分负责泄漏电流)是可以忽略的温度高达600°C。碳化硅发生在许多不同的晶体结构,称为多型的。尽管所有SiC多种类型的化学性质是由50%的碳原子共价键与50%的硅原子,每个SiC多型体都有自己的不同的电子半导体性质由于铆合秩序之间的差异的双层碳和硅原子[2]。迄今为止,碳化硅拥有超过200多种类型的[3]。

3 c-sic肖特基势垒二极管

肖特基势垒二极管电阻较低,更快的响应,可以忽略瞬态反向电流在开关相比,pn整流器。此外,肖特基二极管的反向饱和电流大于pn结二极管。因此,肖特基二极管需要正向偏压电压获得给定电流低于pn结二极管。基于碳化硅肖特基二极管(原文如此)是特别重要的,因为他们的高电压和高温度处理能力。

碳化硅有特殊的化学和物理性质,如热导率高、宽的带隙,高细分领域,高饱和速度,和化学稳定性。metal-SiC肖特基接触是适用于电气设备高雷竞技网页版压整流器等严酷的环境下,紫外线辐射探测器、信号混合器,高温气体传感器。作为的横截面是如图1所示。

轻掺杂n型阻挡层生长在碳化硅衬底化学蒸汽沉积。外延层的掺杂和厚度选择,以便达到所需的阻断电压。顶部表面阻挡层的边缘终止环植入表面然后肖特基金属沉积形成肖特基结。边缘终止环需要防止现场拥挤在边缘的金属屏蔽状态;否则闭锁电压将会显著降低。两种类型的边缘终止环使用电阻终止扩展(RTE)和结终端扩展(JTE)。

背景

德国物理学家沃尔特·h·肖特基在1938年创建了一个理论,说明了整流metalsemiconductor接触的行为依赖于势垒层表面的两种材料之间的联系。雷竞技网页版肖特基势垒二极管后来捏造这一理论的基础上。高压肖特基二极管制造在1993年3 csic电影生长在硅基质。镍金属化过程开发制造整流和欧姆接触SiC通过控制退火温度[5]。雷竞技网页版垂直肖特基势垒二极管的特点(作为)的N / N + 3 c-sic种植在N + Si衬底被报道在1994年[6]。4仿人智能控制的特点,肖特基势垒二极管被报道在1995年第一次击穿电压高达1000 V [7]。倪肖特基整流器是捏造2.7 x1016 cm-3 n型6 h-sic外延层在2001年使用一种有效的边缘终止基于氧化斜坡剖面在肖特基接触[8]。雷竞技网页版讨论了碳化硅作为2006年节能设备宽带差距表明,碳化硅肖特基二极管允许损失减少25%的电力供应的电脑和服务器使用时功率因数校正电路[9]。盟/ 3 c-sic肖特基二极管的电特性的函数研究了接触面积在2009年[10]。雷竞技网页版等温与非等温测量直流碳化硅肖特基势垒二极管的特点在2010年[11]。

球兰公司成功地提高SiC增长率超过50倍常规速度,使用2012年新开发的SiC制造工艺。这个新的过程,大单晶3 c-sic基质(至少200 micro-meters厚后删除Si基础层)可以制造[12]。分析4 h-sic权力肖特基势垒二极管(作为)是2013年完成的显示,这些设备可以操作远低于他们的真正的雪崩击穿潜力[13]。低成本制造的肖特基势垒二极管(某人)在2014年提出了指导元素低功率相变内存(PCM)应用程序[14]。

本文的组织结构如下:在第四部分,理论分析了研究穿孔的行为通过肖特基势垒二极管击穿电压3 c-sic使用高斯概要文件。中给出的计算和结果部分诉本文第六章的结论。

在肖特基势垒二极管使用的掺杂分布是高斯概要文件。载体浓度最大的底部向上设备减少接触。雷竞技网页版这个概要文件的方程可以写成:

(1)

,N0峰值浓度,m是常数,h是设备的高度(200μm)和x的距离接触。雷竞技网页版这里不同的高斯配置文件已经生成不同的值的峰值浓度N0和常数m。N0已经从1015年cm-3 1018 cm-3多样。

计算和结果

方程计算耗尽区宽度是由[15]

反向电压的最高价值VR在以上方程,获得最大耗尽区宽度对于一个给定的常数m的价值给穿孔通过击穿电压的值。使用MATLAB计算已经完成。

3 c-sic半导体的介电常数,? s = 9.7 ? o

设备高度h = 200μm图6 - 9显示了耗尽区宽度计算出不同的反向电压对上述四个配置文件。

击穿电压不同的常数m值,计算了不同价值观的载体浓度峰值N0如图10 - 14所示。

现在,击穿电压的变化导数w.r.t.峰值浓度与常数的值m和变化的导数耗尽宽度w.r.t.击穿电压和峰值浓度研究如图16所示。

6 - 9的数据的分析表明,梯度的大小的耗尽区宽度与击穿电压发现减少高斯配置文件被认为是在这项研究中,如图15所示。所以,这意味着与N0与m减少产生击穿电压的增加与耗尽区宽度的增加。

的序列块N0对VB 200μm厚装置3 c-sic肖特基势垒二极管提高m的值从150 m = 50 x10-4cm x10-4cm如图10 - 14所示。分析这些曲线如图16所示表明N0超过一定范围的值,如果我们考虑击穿电压的变化,它被击穿电压的变化与N0发现m的增加与减少价值。

结论

目前的研究已用于分析冲头通过击穿电压3 c-sic肖特基势垒二极管进行了基于半导体地区使用高斯配置文件的这些设备。分析表明,增加N0和m减少产生击穿电压的增加而增加耗尽区宽度。

确认

我们真诚的感谢ECE塔帕尔大学,帕蒂亚拉的持续支持和指导过程中这项工作。

数据乍一看


图1	图2	图3	图4

图5	图6	图7	图8

图9	图10	图11	图12

图13	图14	图15	图16

引用

m . Roschke f . Schwiertz”,电子迁移率模型4 h、6 h,和3 c SiC”, IEEE反式。加热器,Dev。48卷,7号,2001,pp.1442 - 1447

g·r·费舍尔和p·巴恩斯?对一个统一的观点在碳化硅多型性吗?,哲学杂志,61卷,第236 - 217页,1990年。

o . Kordina ?增长和性格化的碳化硅功率器件材料,Lonkoping大学博士论文,1994年。

MunishVashishath Ashoke k . Chatterjee,“最近的趋势在碳化硅器件研究”,乔丹。Int。j .科学。技术。2 .Pp (03)。444 - 470年,2008年。

a . j . Steckl和j . n .苏“高压Temperature-Hard 3 c-sic肖特基二极管使用All-Ni金属化”,IEEE反式。电子设备,695 - 698页,1993年。

Praveen谢诺Akira一部分,B.J.Baliga DevAlok, K。Wongchotigul和M。斯宾塞,“垂直肖特基势垒二极管3 c-sic种植在Si”, IEEE反式。电子设备,411 - 414页,1994年。

r . Raghunathan d·阿洛克和b . j . Baliga吗?高性能高电压4 h-sic肖特基势垒二极管吗?IEEE电子设备信件,16卷,第282 - 280页,1995年。

乔戈Brezeanu,玛丽安Badila博格丹•都铎文澜,PhilippeGodignon,弗罗林Udrea, g·a·j·Amaratunga和安德烈•Mihaila“精确建模和参数提取6 h-sic肖特基势垒二极管击穿电压(作为)近理想”,IEEE电子设备,48卷,9,2001年。

J.W. Palmour,节能宽禁带的设备?化合物半导体集成电路研讨会,页4 - 7,2006。

明挂Jens埃里克森翁,FabrizioRoccaforte FilippoGiannazzo,斯特凡诺里昂,VitoRaineri,“3 c-sic朝着理想的肖特基势垒”,应用物理快报,95卷,2009年。

w . Janke a . Hapka——SiCSchottky势垒二极管的电流电压特性包括自动加热,Koszalin科技大学,波兰,2010年。

新闻发布会上,球兰公司,单晶3 c-sic大尺寸衬底,日本,2012年。

k . Shenai“优化4 h-sic实力”肖特基势垒二极管,IEEE Energytech, 2013年。

刘燕,曹国伟,园地》旧序》中歌曲,Bo Liu Guanping Wu嘉旭,王炼红,王磊,Zuoya杨SonglinFeng,“成本——有效的肖特基势垒二极管阵列Ni-Silicidation访问低功率相变记忆”,IEEE电子设备,61卷,3号,2014年。

MunishVashishath”,强大的力量的分析和设计双6日MOSFET h碳化硅晶片植入”,博士论文,ThaparUniversity, 2010年。