ISSN在线(2278 - 8875)打印(2320 - 3765)
n .不过辛格
|
相关文章Pubmed,谷歌学者 |
访问更多的相关文章国际先进研究期刊》的研究在电子、电子、仪表工程
单电子晶体管(套)是一个有吸引力的技术为未来的低功率VLSI / ULSI系统。设置高集成密度和超低功耗。然而,单电子晶体管驱动能力极弱,这样直接应用到实际电路还几乎是不可能的。一个解决这个问题的方法是建立混合集电路和CMOS。在这个工作中,混合SET-CMOS私务MUX和2 - 4译码器的设计和实现。MIB紧凑模型组设备和使用CMOS BSIM4.6.1模型。所有的电路都是通过T-Spice仿真软件验证。
关键字 |
单电子晶体管、CMOS、混合CMOS-SET电路,MIB, T-Spice,私务MUX和2 - 4译码器。 |
我的介绍。 |
单电子晶体管是一个有吸引力的候选人为未来超低功率VLSI和ULSI系统。然而,实际电路应用程序很可能与单个电子的方法不可行,主要由于其低电流驱动。也不太可能可以代替CMOS技术。然而,独特的属性集可以利用库仑封锁振荡等提高CMOS混合CMOS-SET功能的方法。通过结合设置和CMOS,利用库仑封锁振荡现象CMOS设置和大电流驱动设备,可以推出新功能由纯粹的CMOS方法很难实现。 |
单电子暗示可能控制一个电子的运动和位置或少量的电子[1]。单电子晶体管(集)是三端开关装置包括导电小岛耦合源和流失导致超导隧道结和容性耦合到一个或多个盖茨。第一个实验设置被富尔顿和多兰[2]和捏造•库兹民与Likharev[3]在1987年。设置将未来的VLSI / ULSI电路实现的关键设备由于其低功耗、小尺寸和高功能特性[1,4]。防止使用的实际问题集在大多数应用程序当前的驾驶性能,低电压增益小,高输出阻抗和灵敏度高背景指控(5 - 9)。由于CMOS设备优势,可以弥补的缺点集,混合SET-CMOS电路结合设置和CMOS器件是一种可能的解决方案设置上面提到的问题。 |
在这个工作中,混合SET-CMOS私务MUX和2 - 4译码器电路的设计和实现。的操作在坦纳环境中提出的电路进行了分析和验证。MIB紧凑模型组设备和使用CMOS BSIM4.6.1模型。 |
二世。理论 |
的主要设备单电子技术的隧道结个人电子可以移动控制的方式[10]。他们的操作是基于库仑封锁[11]。隧道结的原理结构和象征如图1所示。它可以被认为是由一层薄薄的分开两个导体绝缘材料。电子被认为隧道通过隧道结一个接一个(12 - 14)。所需的阈值电压隧道结隧道可能事件,被称为称为临界电压Vc,可以用方程计算[13] |
![]() |
e = 1.602 x 10 - 19 C, CT是结电容和Ce是剩余部分的等效电容电路从隧道junctionA¢年代的角度来看。 |
![]() |
最简单的功能性单电子设备是一个单电子盒[3]。等效电路的单电子盒图2所示。它是由一个量子点与两个电极。称为源电极,一个电极是与量子点通过一个隧道结,另一个电极,称为栅电极,与量子点耦合通过厚绝缘子不允许明显的隧道[3]。因此,电子注入或逐出岛通过隧道结。电子的数量在岛上可以使用控制栅电极。虽然一个单电子的盒子可以控制电子在岛上的数量,它没有切换设备的属性是VLSI / ULSI电路的基本要素。 |
![]() |
2.1单电子晶体管(集) |
单电子晶体管三端开关设备。一套的原理结构和等效电路如图3所示。这两个隧道连接创建一个“库仑岛或量子点”,电子只能输入通过隧道结的隧穿。门终端是容性耦合节点之间的两个超导隧道结。电容器似乎是第三隧道结,但是它比其他的厚,没有电子隧道。电容器仅仅作为一种设置上的电荷库仑岛。 |
![]() |
设置可以转移电子形式源消耗,因此可以用作交换设备。电子通过连接从源到隧道排水通过中央岛的正常操作集。隧道发生,充电能源EC应该大于热能和RT应该大于阻力量子隧穿电阻h / e2。因此观察单电子现象的条件 |
表示为Ec e 2 C KBT 2和2 h RT e C在哪里总岛电容对地面,知识库是BoltzmannA¢年代常数,T是温度和h是PlanckA¢s常数。集也可能有一个可选2门连接到岛上,可以用于控制库仑振荡的相位偏移。电路原理图的图4所示。在图4中,连续油管排水隧道结电容,CTS是隧道结电容,排水隧道结电阻RD, RS是隧道结电阻,CG是电容和CG2是选2号登机口的电容。 |
![]() |
2.2 MIB的设置模式 |
MIB模型是一个基于物理的契约分析模型[5]。模型是基于假设它遵循单电子隧道效应和互连的正统理论与源相关的功放,排水和门是远远大于设备电容这岛上的总电容对地面就等于我的总和所有设备的参数。e C CTD CTS CG1 CG2。并不是所有的隧道电流组件是同等重要,只保留当前的重要隧道组件,MIB的漏极电流模型模拟应用程序表示为[5] |
![]() |
![]() |
三世。混合SET-CMOS逻辑门 |
混合SET-CMOS逆变器的电路提出了Ref。15日,这是由一组PMOS的负载电阻是图5所示。尽管它看起来像是一个CMOS反相器,有两种差异[15]: |
(一)下拉晶体管是一种集和 |
(b) VDD设置设备参数定义的 |
自从MIB模型是有效的V e C DD 3[7]单/多门(s)和对称或不对称组设备,偏差电压作为800 mv。隧道结电容的值(CTD和CTS)旨在防止隧道由于热能。用于设备的参数的值在表我。 |
![]() |
基于这一想法,串行和并行连接或连接,2-input NAND的电路,3-input NAND和4-input也意识到使用混合CMOS-SET逆变器。2-input NAND的电路,3-input NAND和4-input和无花果6 - 8所示。和,或可以实现的电路连接的逆变器的输出与非也。 |
![]() |
![]() |
![]() |
四、设计混合SET-CMOS想象MUX和2 - 4译码器电路 |
4 MUX的逻辑电路和2 - 4译码器图9和图10所示。设计完成后,传统的数字系统设计方案,因此这里不详细。使用CMOS同行的结构,以4:1 MUX的电路和2 - 4译码器使用混合SET-CMOS逻辑门实现图11和12所示,分别。 |
![]() |
![]() |
![]() |
![]() |
诉结果与讨论 |
提出模拟电路使用MIB紧凑模型所描述的模拟硬件描述语言(AHDL)设置和BSIM4.6.1 MOSFET模型在坦纳的环境中。参数的值用于我们的模拟给出的仿真结果在表i混合SET-CMOS想象MUX图13所示。A, B, C和D是输入,C0和C1和Y是输出控制信号。仿真结果混合SET-CMOS 2 - 4译码器图14所示。X和Y是输入,D0, D1, D2和D3输出。从无花果13和14,它可以很容易地验证混合4 MUX和2 - 4译码器的性能是令人满意的。 |
![]() |
![]() |
![]() |
六。结论 |
的设计和模拟混合SET-CMOS想象MUX和2 - 4译码器。提出了电路的性能进行了仿真和验证T-Spice仿真软件。仿真结果表明,本文给出的电路的性能是令人满意的,从而建立未来使用的可行性提出了混合电路低功耗超密度VLSI / ULSI电路。 |
引用 |
|