低功率寄存器文件的设计和实现

Aparna.L。年代,洁普拉卡什普拉萨德

打开学生,部门的建设,黄宗泽理工的卡纳塔克邦,印度班加罗尔
副教授,部门的建设,黄宗泽理工学院,班加罗尔,印度卡纳塔克邦

文摘

摘要技术减少泄漏的注册文件。功率控制是一种常用的技术来减少阈下的泄漏电流。但随着技术的天平,泄漏电流增加的影响由于电源电压和阈值电压也必须按比例缩小技术扩展。与功率控制技术应用于寄存器文件,它引入了一个连续泄漏的数据保留元素用于存储数据。必须启动以来,它始终保持数据在寄存器文件。因此另一种技术称为切换提供地面坍塌技术(SSGC)实现供应从正常的电源电压适用于低电压备用条件下降低泄漏电流与功率控制技术。本文的上述技术应用于寄存器文件的8×8与多个读写端口和泄漏分析是进行Vdd = 1 v, 45纳米CMOS技术。还在这篇文章中,电压和温度变化是为了显示变化的力量。

关键字

泄漏,待机模式,电源控制,注册文件,低功率。

介绍

泄漏电流是主要的问题之一。在高性能的设计,泄漏功耗变得与开关电源。几乎40%的功耗是由于晶体管的漏。这个比例增加的技术扩展,从而减少泄漏技术必须使用。摘要供给开关与地面坍塌技术用于减少寄存器文件的泄漏电流。功率控制是一种常用的技术,电源电路的部分不是在使用必被剪除。但是为了保存数据,数据保留触发器必须启动总是导致待机模式下的功耗的增加。阈下的泄漏大大增加很大程度上与这个条件当通道长度减少。因此,另一种称为切换提供地面坍塌的技术技术是在寄存器文件实现的。它克服了缺点的数据保留触发器转换到较低的电源电压下待机模式。因此减少了渗漏和低电源电压足够足够容纳数据。

注册文件是一组寄存器。它是实现通过使用快速静态RAM与多个港口。因为在电脑会有多个模块或设备可以同时读取数据和写数据,从而使使用的多个端口并行计算能力。将专用的端口使用的SRAM读写操作。寄存器文件的读和写地址线和相应的数据行Vdd和Vss。注册文件通常有一个字线每端口,一位线读端口和两位行写端口。在本文中,一个带有4读端口和两个写端口的寄存器文件使用。在这篇文章中,这两种技术应用于寄存器文件组8 8位寄存器和泄漏进行了分析。

文献调查

指[1],提出了使用晶体管的叠加效果,同时它使用多阈值和变量阈值CMOS技术,在晶体管叠加技术它使用睡眠减少泄漏功率在CMOS电路的晶体管。但是睡眠的缺点使用晶体管技术是面积和延迟增加,国家将失去在待机模式。黄L.S.Y,侯赛因年代和沃克[2]雇佣了一个积极的反馈回路自动取消结和亚阈值漏频道。通过减少有效的泄漏电流,使用的电容电路可以显著减少,从而降低整体功耗。转到。M和佐藤。T[3],提出的方法利用寄存器重命名的特点和受益于CMOS电路技术与睡眠模式,可以实现泄漏能量减少。HeungJun全,Yong-Bin金姆和Minsu崔[4],使用自适应最优反向body-bias电压技术,生成最优Vbody扩展在待机模式是用来减少整体功率泄漏。

方法

实现基本的注册文件的权力控制和SSGC技术应用。

1。基本寄存器文件:这里的寄存器文件实现的主要四个分别读端口和两个写端口。它由逆变器连接回回到存储数据,对应的地址线和数据行。它由8个8位的寄存器。表示,如图1所示。

2。功率控制技术:电源控制技术用于关闭部分电路下不使用。它主要使用pmos头开关或nmos页脚睡眠晶体管降低漏电流。这种技术是应用于寄存器文件,如图2所示。

3所示。SSGC技术:供应开关与地面崩溃(SSGC)技术应用于寄存器文件,以减少待机模式下的泄漏电流。在待机模式下,泄漏电流是减少切换到较低的电源电压Vdv如下所示图3。这种技术主要采用pmos头晶体管、nmos头和其他nmos晶体管页脚操作活动和备用模式。

建议的方法

答:注册文件的操作。

这里使用的寄存器文件分别由四个读和写两个港口。无花果。1显示了实现基本的注册文件。在这里,它主要是用来执行读写操作。它主要用于编程的计算机系统。寄存器文件由背靠背连接逆变器内部用于保存寄存器文件中的数据。以来,它由四个读端口对应的地址行命名为rwl1, rwl2,分别rwl3和rwl4。它由一位线每读端口rbl1, rbl2,分别rbl3和rbl4。执行读操作通过设置所有的读一些行高和数据寄存器文件中读取相应的地址线。分别对应的写地址是wwl1和wwl2。在寄存器文件,有两个写一些线对应写地址线。 They are wbl1, wbl1_b, wbl2 and wbl2_b respectively. The write operation is performed by writing through the bit lines. For writing a 1, through write port 1 we set the bit lines corresponding to the write port 1 high, i.e setting wbl1 high and wbl1_b low. Then the word line, here wwl1 is asserted and the data to be written will be latched.

b . SSGC触发器的设计和数据保留触发器。

(1)SSGC触发器:SSGC触发器实现使用一个D触发器的奴隶将直接连接到Vss和所有其他组件连接到页脚。备用泄漏将减少恢复Vdv低电压。实现SSGC触发器,如图4所示。在主动模式下,当睡眠是0,Vdd = 1 v提供通过pmos头和nmos页脚会打开,但在这个阶段nmos头会掉。但是在待机模式下,当睡眠是1,pmos头和nmos页脚要和低电压Vdv供应通过nmos头降低漏电流。Vdv必须选择这样的电压必须足够充分的数据。

的结果SSGC触发器的设计拥有数据如图5所示。数据下降Vdvthreshold电压的值。这表明在主动模式下,当睡眠= 0在正常模式。d触发器设计为下降沿触发,因此输出q遵循主动模式下输入喧嚣。但是在待机模式下,当睡眠= 1时,我们可以观察到一些价值的产出下降是Vdv-Vt价值主要依靠Vdv的价值。

检查数据是否举行(饱和烃Vdv-Vt)还是失去了数据,瞬态时间增加到200 ns,如下图6所示。泄漏电流是76.1436 na。

(2)数据保留触发器:数据保留触发器设计使用奴隶的主人和奴隶门闩的保留部分由只不过是背对背连接逆变器直接连接到Vss。为了保存的数据,这个触发器总是启动失败,失去了数据。但这是一个很大的开销,因为它导致连续门漏在待机模式下的功耗增加。因此这种限制是克服使用SSGC触发器。实现如图5所示。

电力的c运行注册文件

功率控制技术是应用于1位寄存器文件和注册文件组8 x8 -由4读和2写端口。有两种模式的操作活动和备用模式。参考图2,在主动模式下,Vdd的电路提供注册文件和数据保留触发器执行正常的读和写操作。但在待机模式下,数据在寄存器文件安全地存储没有失去它。保留部分数据保留触发器中保存数据。但以来的限制是为了保存数据,数据保留触发器总是启动(Vdd)连接导致备用漏电流的增加进一步导致功耗的增加。此外,它还导致导线长度和面积的增加。它恶化的技术是按比例缩小。随着技术的尺度下还需要更大的开关自Vdd也必须相应地按比例缩小技术扩展。

d . SSGC基于寄存器文件的操作

SSGC技术应用于1位寄存器文件和文件组8 x8 -由4读和2写端口。这两种模式下运行。参考图3,主动模式下,当睡眠是0,Vdd = 1 v是通过寄存器文件的pmos头开关和电路SSGC触发器和打开nmos页脚开关。主动模式下读和写操作。但在待机模式下,没有读和写操作,数据在寄存器文件不得丢失。因此这种模式较低的电源电压下Vdv是使用最小和足够充分的数据。Vdv的价值是被0.4最小值的电压足以容纳数据不丢失它。这个低电压抑制栅泄漏和阈下有效泄漏。

仿真和结果

图8显示了通过改变Vdv泄漏电流变化。Vdv增加漏电流的值也增加。因此Vdv设置的最小值来减少泄漏。可以观察到较低的值是Vdv泄漏储蓄将会更多。但随着Vdv增加泄漏储蓄也减少的价值。图9和图10显示了仿真结果为读写操作电源封闭和SSGC实现寄存器文件分别是使用Vdd的节奏大师1 v。传播延迟和当前和比特寄存器文件的写操作发现14.541 ps,分别为40.08μa。同样的读操作的电流和功耗分别μa 17.847和17.847μw。另一方面,传播延迟和当前和8位寄存器文件的写操作发现14.541 ps,分别为287.13μa。同样的读操作的电流和功耗分别μa 99.773和99.773μw。

分析泄漏电流进行寄存器文件的比特和8位4阅读和2分别写端口。如下表1所示。可以看出,通过比较这两种技术,供应开关与地面崩溃相比待机模式下技术提供了更少的泄漏功率控制技术。

结论

随着技术的尺度下,漏电流明显增加。因此,在本文中已经显示另一种方法来减少泄漏的供应开关技术与地面崩溃。该方法适用于低功耗的实现寄存器文件的比特和8位2 4读和写端口使用节奏大师45 nm制程技术。它减少了大量的泄漏电流与功率控制技术。因此它可以作为替代在纳米级CMOS技术。

引用

Amreen Parveen,仙露Shreevastava Mala Kushwah,“堆栈门将的方法:一种新的方法来降低泄漏在Cmos集成电路设计”国际工程研究与技术杂志》上(IJERT)。2期3卷,ISSN: 2278 - 0181。
黄L.S.Y,侯赛因年代和沃克,泄漏电流取消技术低功率开关电容电路”发表在低功率电子产品和设计、国际研讨会,2001。
转到。M和佐藤。T,“泄漏能量减少寄存器重命名”发表在:分布式计算系统研讨会,2004。
HeungJun全,Yong-Bin金姆和崔Minsu降低漏电功耗待机”技术,纳米级CMOS VLSI系统”,发表在仪表和测量、IEEE卷:59岁的问题:5。
b·迪利普·普拉萨德苏利耶漏电功耗的设计”,减少静态RAM使用讲师”,(IJCSIT)国际计算机科学和信息技术杂志》3卷(3),2012年,4127 - 4130。
“h·金姆和y Shin半定制设计方法低泄漏功率封闭电路的应用程序,“IEEE反式。电路系统。二世,Exp。内裤,54卷,没有。6日,页。512 - 516年,2007年6月。
s y Shin Heo、h·金和j . Choi”切换提供地面崩溃:阈下和栅泄漏电流的同步控制纳米级CMOS电路,“IEEE反式。中国非常大。(VLSI)系统。,vol. 15, no. 7, pp. 758–766, Jul. 2007.
HeungJun全Yong-Bin金正日,降低漏电功耗待机”技术,纳米级CMOS VLSI系统”,IEEE仪表和测量,卷59岁。2010年5月5日。
Kursun知宇Liu, V,“动态电路的功率泄漏特征纳米CMOS技术”IEEE电路和系统,表达内裤,53岁的体积问题8,ISSN 1549 - 7747, 692 - 696页。
r·k·萨•等人,“130 nm 6 ghz 256×32位寄存器文件泄漏宽容,“在IEEE日记账。固态保监会。2002。
t·n·s . Kim奥斯汀,et al .,“漏电流:摩尔定律与静态力量”,电脑,36卷,12个问题,68 - 75年,2003页。