基于功率门控技术的MTCMOS电路设计与功率优化

Velicheti Swetha¹， S拉杰斯瓦里²

印度维扎格PYDAH工程技术学院ECE系PG学生[VLSI SD]
印度维扎格PYDAH工程技术学院欧洲经委会系助理教授

摘要

目前，功耗已成为实现任何一种数字电路的最重要的标准。在计算特定数字电路输出的有效值时，我们可以使用缩放的概念。但是，在增加结垢过程的同时，可能会有泄漏电流的损失。由于漏电流，功率的使用(功率损耗)增加。为了消除这些类型的泄漏电流，我们将使用“功率门控技术”。通过使用电源门控技术，我们还可以提供更好的电源效率。在本文中，我们将在低功耗VLSI设计技术的帮助下，分析使用不同类型功率门控电路的数字电路。采用纳米技术，不同的数字功率门控电路可以得到不同的效果。整个过程可以使用微风布局编辑器和D. Sch(数字原理图)实现和模拟。

关键字

电源门控电路，地面反射噪声，睡眠方法。

我的介绍。

随着工艺技术向纳米级发展，漏电功耗迅速增加。因此，开发设计技术以减少在不活动期间的静态功率损耗变得极其重要。功率降低必须在不权衡性能的情况下实现，这使得在正常(运行时)运行期间更难减少泄漏。另一方面，有几种技术可以减少在休眠或待机模式下的漏电。电源门控[8]是一种众所周知的技术，在实际地轨和电路地(称为虚拟地)之间添加一个睡眠晶体管。该设备在休眠模式下关闭，以切断泄漏路径。事实证明，这种技术可以在对性能影响最小的情况下大幅减少泄漏。功率门控技术使用高Vt休眠晶体管，在电路块未开关时切断VDD。休眠晶体管尺寸[6]是一个重要的设计参数。这种技术，也被称为MTCMOS，(或)多阈值CMOS降低待机或漏电功率，也可以进行Id测试。

功率门控比时钟门控对设计架构的影响更大。它增加了时间延迟，因为电源门控模式必须安全进入和退出。在设计低功耗模式下的漏电节电量和进入和退出低功耗模式时的能量耗散之间存在架构权衡。关闭块可以通过软件(或)硬件来完成。驱动软件可以安排下电操作。可以利用硬件计时器。专用电源管理控制器是另一种选择。

外部开关电源是一种非常基本的功率门控形式，以实现长期漏电降低。若要在短时间内关闭阀块，则更适合使用内部电源门控。为电路提供电源的CMOS开关由电源门控控制器控制。电源门控块输出放电缓慢。因此输出电压电平在阈值电压电平上花费的时间更多。这会导致更大的短路电流。电源门控使用低泄漏PMOS晶体管作为头部开关，在待机(或)休眠模式下关闭部分设计的电源供应。插入休眠晶体管将芯片的电源网络分割为与电源相连的永久电源网络和驱动电池并可关闭的虚拟电源网络。

2POWER-GATING参数

电源门控实现对于定时关闭实现有额外的考虑。为了成功实现此方法，需要考虑以下参数，并仔细选择它们的值。

1.电源门尺寸:必须选择电源门尺寸来处理任何给定时间的开关电流。栅极必须更大，这样就不会有可测量的电压(IR)下降，因为栅极。根据经验，栅极尺寸选择为开关电容的3倍左右。设计师还可以在页眉(P-MOS)或页脚(N-MOS)门之间进行选择。通常，对于相同的开关电流，脚闸的面积往往较小。动态功率分析mos1s工具可以准确测量开关电流，还可以预测功率门的尺寸。

2.栅极控制转换速率:在功率门控中，thiNMOS1s是决定功率门控效率的重要参数。当转换速率较大时，开关电路需要更多的时间，因此会影响功率门控效率。通过对栅极控制信号进行缓冲来控制转换速率。

3.同时开关电容:这个重要的约束是指在不影响电网完整性的情况下，可以同时开关的电路数量。如果大量电路同时开关，产生的“急流”会危及电网的完整性。为了防止这种情况，电路需要分段开关。

4.电源门漏电:由于电源门由有源晶体管制成，减少漏电是最大限度地节省电力的重要考虑因素

i)细粒功率门控:

在每个要关闭的单元中添加一个睡眠晶体管会造成大面积的损失，并且单独控制每一组单元的功率会产生难以解决的由簇间电压变化引起的时间问题。细粒功率门控封装开关晶体管作为标准单元逻辑的一部分。开关晶体管由库IP供应商或标准单元设计者设计。通常，这些单元设计符合正常的标准单元规则，并且可以很容易地由EDA工具处理以实现。门控制尺寸的设计考虑了最坏的情况，即需要电路在每个时钟周期中切换，从而导致巨大的面积影响。最近的一些设计选择性地实现了细颗粒功率门控，但仅适用于低Vt单元。如果技术允许多个Vt库，低Vt器件的使用在设计中是最小的(20%)，从而可以减少面积影响。当在低电压单元上使用功率门时，如果下一段是高电压单元，则必须隔离输出。否则，由于功率门控，当输出进入未知状态时，会导致邻近的高Vt单元漏电。

门控制转换速率约束是通过控制信号的缓冲分布树来实现的。缓冲器必须从一组设计有高Vt单元的常开缓冲器(没有门控制信号的缓冲器)中选择。当一个单元相对于另一个单元关闭时，固有的差异使开关和关闭期间的冲流最小化。通常门控晶体管设计为高Vt器件。通过优化低开关活动的功率门控单元，粗粒度功率门控提供了进一步的灵活性。泄漏优化必须在粗颗粒级进行，将低泄漏单元替换为高泄漏单元。细颗粒功率门控是一种优雅的方法，可减少多达10倍的泄漏。这种类型的功率降低使它成为一个有吸引力的技术，如果功率降低要求不能满足多个Vt优化单独。

ii)粗粒功率门控:

粗粒度方法实现了网格式休眠晶体管，通过共享虚拟电源网络在本地驱动单元。与基于单元或基于集群的实现相比，这种方法对PVT变化不太敏感，引入的1R-drop变化更少，并且占用的区域开销更小。在粗粒度功率门控中，功率门控晶体管是配电网络的一部分，而不是标准单元。有两种实现粗粒度结构的方法:

1.基于环的:电源门被放置在模块的周围，作为一个环被关闭。特殊的角落电池用于将电源信号转到角落。

2.基于列的:电源门插入模块内，单元以列的形式相互毗邻。整体功率是较高的金属层，而开关功率在较低的金属层。

栅极大小取决于模块在任何给定时间的总开关电流。由于在任何时间点只有一小部分电路开关，与细颗粒开关相比，功率门尺寸较小。使用最坏情况向量的动态功率模拟可以确定模块的最坏情况切换，从而确定尺寸。红外下降也可以被纳入分析。同时开关电容是粗颗粒功率门控实现的主要考虑因素。为了限制同时开关，门控制缓冲器可以菊花链，特殊计数器可以用来选择性地打开开关块。

3电源门控降低延迟:

本文提出了一种基于逻辑聚类的功率门控参数控制优化方法。功率模式转换的关键设计考虑因素是最小化唤醒延迟、峰值电流和休眠晶体管的总尺寸。本文分析了这三个参数之间的关系，解决了在满足峰值电流和性能损失约束的情况下，寻找唤醒延迟最小的逻辑集群及其唤醒计划的问题。

睡眠方法的一种变化，锯齿方法，通过放置交替睡眠晶体管，假设一个特定的预先选择的输入矢量[4]，减少了睡眠晶体管引起的唤醒开销。另一种降低泄漏功率的技术是堆栈方法(图4)，它通过将现有的晶体管分解为两个半尺寸的晶体管[5]来实现堆栈效应。分割的晶体管显著增加了延迟，并可能限制该方法的实用性。

休眠堆栈方法(图5)结合了休眠和堆栈方法[2,3]。休眠堆叠技术将现有的晶体管分成两个半大小的晶体管，就像堆叠方法一样。然后将休眠晶体管平行地添加到其中一个被分割的晶体管上。在休眠模式下，休眠晶体管关闭，堆叠晶体管在保存状态的同时抑制泄漏电流。每个休眠晶体管，放置在平行于其中一个堆叠晶体管，减少路径的电阻，所以延迟减少在活动模式。

然而，对于这种方法来说，面积损失是一个重要的问题，因为每个晶体管都被三个晶体管取代，并且为睡眠信号S和S '添加了额外的电线。另一种称为双睡眠方法[11](图6)的技术利用了在睡眠模式中使用两个额外的上拉和两个额外的下拉晶体管的优势，无论是在OFF状态还是ON状态。由于双休眠部分可以通用于所有逻辑电路，因此应用某一逻辑电路所需的晶体管数量较少。

五、仿真结果

六。结论

在纳米尺度CMOS技术中，亚阈值漏功耗是一个很大的挑战。虽然以前的方法在某些方面是有效的，但目前还没有降低泄漏功耗的完美解决方案。因此，设计师根据技术和设计标准来选择技术。本文提出了一种新型的“双栈”电路结构，在静态功率和动态功率方面为设计者提供了一种新的补救方法。双堆栈方法显示了最小速度功率积。因此，双堆栈技术为需要超低泄漏功耗和低速度功率产品的设计人员提供了新的途径。特别是与现有的数字电源门控电路相比，它显示了近50-60%的功耗。因此，它可以用于未来的集成电路，以降低功耗。如果我们将这种功率门控技术应用于其他扩孔电路，我们可能会发现功耗的急剧下降。这可能是功率门控技术的一大优点。

参考文献

S.Kim, S.Kosonocky和D.Knebel，“理解和最小化功率门控结构模式转换期间的地反弹”，在IEEE/ACM Int。计算机协会。低功率电子。Des.， 2003，第22-25页。
J.C. Park, V. J. Mooney III和P. Pfeiffenberger，“休眠堆栈降低泄漏功率”，国际功率和时序建模、优化和NMOS1mulation研讨会，pp. 148-158, 2004年9月。
J. Park，“休眠堆栈:低功耗VLSI和内存的新方法”，佐治亚理工学院电气与计算机工程学院博士学位论文，2005。(在线)。使用http://etd.gatech.edu/theses。
F. Fallah和M. Pedram，“待机和有源漏电流控制最小化CMOS VLSI电路”，IEICE Trans。电子。，vol.E88-C, no. 4, pp. 509–519, 2005.
J. Shin和T. Kim，“过渡能感知动态电压分配的技术”，IEEE Trans。中国。电路系统。二，经验概要，卷。53岁的没有。9，页956-960,2006年9月。
J. Kao, A. Chandrakasan，和D. Antoniadis，“晶体管尺寸问题和多阈值CMOS技术的工具”，在Proc. IEEE/ACMDes。奥特曼。学报，1997,pp. 409-414。
Chiou, S. Chen, S. Chang, and C. Yeh，“时序驱动电源门控”，《IEEE/ACM Des. automation》。Conf. 2006, pp. 121-124。
A. Sathanur, L. Benini, A. Macii, E. Macii，和M. Poncion，“多功率门控域(多vgnd)架构用于改进漏电降低，”Proc. IEEE/ACM Int。计算机协会。低功率电子。， 2008，第51-56页。
江宏和M. Marek-Sadowska，“电源门控调度的电源/地噪声降低”，在IEEE/ACM自动化会议。， 2008，第980-985页。
S. Kim, S. Kosonocky和D. Knebel，“理解和最小化功率门控结构模式转换期间的地面反弹，”在proc。IEEE / ACM Int。计算机协会。低功率电子。Des. 2003，第22 - 25页。
C. Long和L. He，“分布式睡眠晶体管网络的功率降低”，《IEEE/ACM自动化论文》。Conf. 2003, pp. 181-187。
A. Abdollahi, F. Fallah，和M. Pedram，“MTCMOS电路中有效的功率模式转换技术”，《IEEE/ACM Des. auto》。Conf.， 2005, pp. 37-42。