基于FPGA的数字控制全桥DC-DC变换器设计与仿真

Nisarg沙¹美国Bijeev N.V.²——瓦桑·贾尼^3.， V.K.杰恩⁴

工学硕士，ECE工程，Dept. of Electrial Engg., Nirma Univesity, Ahmedabad, Gujarat, India
科学家/ Engg。- SF, ETAD分部，空间应用中心(SAC) - ISRO，艾哈迈达巴德，古吉拉特邦，印度
高级技术助理，ETAD Division, Space Application Center (SAC) - ISRO, Ahmedabad, Gujarat, India
科学家/ Engg。- G，空间应用中心(SAC) ETAD部门负责人- ISRO，艾哈迈达巴德，古吉拉特邦，印度

摘要

介绍了基于现场可编程门阵列(FPGA)的高开关频率DC-DC相移全桥变换器的数字控制。为了实现所需的高开关频率，理论上需要非常高的时钟频率，但如何以更少的时钟频率实现这里已经展示了。FPGA中的实现包括控制算法和混合式数字脉宽调制器。Microsemi的Proasic3E FPGA用于实现32 MHz时钟频率，以实现所需的1 MHz开关频率。

关键字

现场可编程门阵列(FPGA)，数字脉冲宽度调制器(DPWM)， Sigma-Delta (Σ - Δ)调制器。

我的介绍。

高频工作开关电源的数字控制由于其电源电路特性的显著改善而变得非常有用和有吸引力。使用数字控制的优点包括输入时外部变化影响小，使用很少的外部无源组件实现，设计工具易于操作，因此可以快速实现，控制和电源管理技术先进，但易于理解，可编程，易于改变设计而不改变实际硬件，易于与数字系统集成。在这种情况下使用的传统模拟控制提供了取决于工作点的动态响应，通常情况下，SMPS反馈回路设计在线性小信号模型上工作，以在标称工作点[1]获得所需的性能，但有了这种流，我们必须初步设计dc-dc功率转换器的模拟控制器流，这通常需要了解其控制-输出传递函数，为了达到适当的稳定裕度和动态闭环性能[2]。此外，在这种流动中，被动元件和主动元件在不同条件下的行为，如温度变化、元件公差变化、操作频率必须考虑在内。

为了克服模拟控制流程的缺点，近年来在各个领域都很有吸引力的方法是数字控制。由于大量的优点，包括对输入变化的低敏感性，易于使用，即数字设计工具具有简单的操作，先进的控制策略，最重要的是可重新编程，以检查在不同的输入-输出任务的行为而不改变实际硬件[3]，数字控制器已成为高频dc-dc转换器[4]的一个有吸引力的候选人。此外，由于具有很大的优势，可以考虑不同的设计和验证工具，从而提高动态操作的闭环响应性能，减少设计时间，从而提高SMPS[1]的鲁棒性，这再次有助于在便携式电子应用[4]中使用高性能SMPS。其中最常见的需求是使系统小型化，为此，组件尺寸的减小是通过高开关频率[3]实现的。

目前在该领域的实现是使用PI补偿器来实现相移全桥变换器拓扑结构，如图[16]所示。此外，本文还使用DSP开发板对不同的负载配置进行了开发。基于FPGA的正演DC-DC变换器的实现采用了[3]中不同的PWM脉冲产生方法。

我们可以通过微控制器、DSP、专用集成电路、FPGA等多种方式进行数字控制操作。记住可用选择的优点和缺点，要选择的方法作为最终选择，以便为我们打算应用的应用程序提供更合适和期望的结果。在上述选择中，基于现场可编程门阵列(FPGA)的高频控制器;数字控制的SMPS[4]正在创造明显的兴趣，在更有效和正确的开发工具[5]的帮助下，为应用程序获得最佳的适当结果。FPGA嵌入式系统的开发代表了从微处理器、微控制器和数字信号处理器(DSP)迁移到SMPS[5]的重大技术优势。

可用于任何应用的fpga有三种类型- SRAM类型，Flash类型和Antifuse类型，每种类型都有自己的相关优势。图1为基于FPGA的全桥移相变换器拓扑结构的数字控制降压变换器框图。在数字控制模块中主要的模块是ADC，控制算法和DPWM。

一般来说，buck变换器有各种各样的拓扑结构，但在现有的拓扑结构中，本文重点研究了基于相移全桥变换器的DC-DC变换器。全文组织结构如下。第二部分阐述了工作原理。第三节详细介绍了控制算法。第四节重点介绍了DPWM体系结构的选择。最后第五节给出了本文的主要研究成果。

2操作基本原理

图1为基于FPGA的数字控制降压变换器的工作框图。ADC对全桥变换器的输出电压进行转换，并根据所选ADC采样后给出数字化值。然后将该值与固定的参考信号进行比较，并给出误差信号作为输出。该错误信号将被认为是值班命令发生器组的输入。控制算法块是值勤命令产生块，根据处理后的误差信号给出值勤命令。DPWM块是为开关MOSFET开关提供所需PWM脉冲的块。对于全桥变换器，所需要的4个PWM脉冲具有一种性质，即开关a、B、开关C、D是180Ã°Â°和Â°相异，开关a、D和开关B、D是同相的。DPWM模块以控制算法模块生成的占空命令为输入，给出MOSFET开关所需开关周期的PWM脉冲。

3控制算法

控制算法模块的主要功能是设计一个补偿器，从误差信号中生成任务指令。基本上主要有两种控制方式，一种是电压模式控制，另一种是电流模式控制。在这里，正激变换器选择了电压模式控制。补偿器的类型有三种:类型1、类型2和类型3。在三种选择中，选择了类型3，其结构如图2所示。

s域中类型3的增益为[6]，

该方程在s域上的转换必须通过现有的常规转换方法如极点零法、脉冲不变性法等转换到离散域。利用匹配极点零变换法，z= esT，离散时间增益方程为

其中，k1, k2, k3, k4, k5, k6是系数，y(n)在第n个瞬间输出，对于n - 1, n - 2和n - 3也是如此，同样地，x(n - 1)在第(n - 1)个瞬间输入，对于n - 2和n - 3也是如此。该方程将用Verilog语言实现，用于FPGA实现。

四、DPWM架构

频谱型DPWM产生驱动MOSFET开关所需的PWM脉冲，其输入端由控制律产生的负载命令。DPWM的分辨率至少要比ADC的分辨率高1位，以避免极限约束[7]。一般来说，有各种各样的DPWM架构，如硬件架构:计数器比较器DPWM[8]，延迟线DPWM[9]，分段延迟线DPWM[10]，混合DPWM[11]，软方法:数字抖动DPWM [12]， sigma delta DPWM[13]等。

计数器比较器构造简单，但主要问题是当DPWM的分辨率增加时，因为n位分辨率DPWM在开关频率fs时的时钟频率为2N *fs。因此，如果SMPS在高频率切换，那么所需的时钟频率将太大，这实际上会导致高功耗。延迟线DPWM和分段延迟线都有一系列以时钟频率为开关频率的延迟线单元，其面积需求随着分辨率的增加而增加。混合DPWM是将计数器比较器和延迟线DPWM相结合，在功耗和面积要求上进行折衷。当需要非常高的分辨率时，数字抖动和sigma delta DPWM是有用的，因为这两者都是软方法;不存在面积或功耗的问题。

Δ-Σ DPWM用于在不增加时钟频率的情况下提高DPWM的分辨率。图3为通用一阶Δ-Σ调制器。Δ-Σ操作基于著名的噪声整形概念，该概念用于模数转换器和数模转换器[14]，[15]。Δ-Σ调制器有时也可以作为DPWM的错误反馈滤波器。

虽然Δ-Σ噪声整形调制器在ADC IC设计中并不新鲜，但在最近的数字PWM控制中还没有广泛应用。目前，已有两种Δ-Σ DPWM调制器被提出用于一阶和二阶Δ-Σ DPWM的数字控制低功耗高频SMPS[11]。

本文提出了一阶Δ-Σ型DPWM与计数器比较器型DPWM相结合的混合型DPWM。所提出的混合DPWM结构如图4所示。

诉结果

原型中使用的FPGA是Microsemi (Actel) ProAsic3E家族的A3PE1500。代码是用HDL语言Verilog编写的，仿真软件是用Libero IDE v9.1软件和MATLAB进行模拟部分的补偿器设计。

(1)所示的补偿器传输在MATLAB中实现，分量值为R1 = 4.12 kΩ， R2 = 20.5 kΩ， R3 = 150 Ω， C1 = 0.22 nF, C2 = 2.7 nF, C3 = 6.8 nF。利用上述分量值，MATLAB中补偿器设计的波德图如图5所示。

从图5可以看出，与其他变换相比，补偿器模拟响应与双线性变换的离散响应是正确匹配的。将模拟变换转换为离散变换的变换方法有极点零匹配、零阶保持器和双线性变换。从[16]中可以发现，为PI控制器模拟的移相全桥数字控制，这里用3型补偿器代替，以实现180度的相位升压，这可能有利于需要相位升压而不需要增益修改的应用。在MATLAB中进行仿真，得到了离散变换，并在离散时域内得到了离散变换

这个方程是用Verilog语言用上面提到的系数值实现的。

图6展示了Microsemi Proasic3E家族A3PE1500 FPGA原型中FPGA实现的仿真，所用软件为FPGA厂商的Libero IDE v9.1。期望的1 MHz开关频率是在时钟频率为32 MHz的11位DPWM分辨率下使用混合DPWM实现的。为了避免极限环约束，DPWM分辨率为11位，因为所选ADC的分辨率为10位。参考电压为1v。图6中，SA、SB、SC、SD为相移全桥变换器的所有四个MOSFET开关的开关PWM脉冲，占空比随补偿器输入占空比的变化而变化。

六。结论

相移全桥变换器的所有四个MOSFET开关的PWM脉冲具有理想的fs为1 MHz，仅使用32 MHz fclk在11位分辨率的混合DPWM， Δ-Σ和计数器比较器DPWM的组合，占空比根据占空命令而变化。

鸣谢

本文及相关研究得到了印度古吉拉特邦空间应用中心——印度空间研究组织(SACISRO)的支持。我，Nisarg Shah感谢所有与我的部门有关的员工和人员，以及古吉拉特邦Nirma大学给了我在印度最好的研究机构工作的机会。

参考文献

J. Morroni, R. Zane和D. Maksimovi´c，“用于数字控制开关模式电源的在线稳定裕度监控器”，IEEE电力电子学报，第24卷，第11期，第2639-2648页，11月。2009.
S. Saggini, A. Costabeber和P. Mattavelli，“一种简单的SMPS模拟控制器的数字自动调谐”，电力电子学报，第25卷，第8期，第2180 -2178页，8月。2010.
高勇，郭淑娟，林雪芳，林雪芳，“基于fpga的高频直流-直流SMPS的DPWM控制”，第三届电力电子系统与应用国际会议，2009
D. Maksimovic, R. Zane，和R. Erickson，“电力电子数字控制的影响”，发表在《IEEE期刊》。计算机协会。Semicond力量。器件集成电路，第13-22页，2004年5月。
B. MacCleery, O. Trescases, M. Mujagic, D. M. Bohls, O. Stepanov和G. Fick，“基于数字SMPS的下一代FPGA系统级设计的新平台和方法”。
“单相电压型降压稳压器的稳定补偿网络设计”，技术简介，Intersil公司，2003年12月
A. V. Peterchev和S. R. Sanders，“数字控制PWM转换器的量化分辨率和极限循环”，IEEE Trans。电力电子。，第18卷，no。1，第2页，第301-308页，2003年1月。
魏国强，吴文涛，“一种基于自校准的低功耗SMPS分段数字脉冲宽度调制器”，电子器件与固态电路，2005年电子工程学报，第4期，pp.367- 367, 2005。
B. Patella, A. Prodic, A. Zirger，和D. Maksimovic，“用于dc/dc转换器的高频数字pwm控制器ic”，IEEE电力电子学报，第18卷，no. 1。1, pp. 438-446, 2003。
V. Yousefzadeh, T. Takayama, D. Maksimovic，“混合DPWM与数字延迟锁定环”，电力电子计算机，强迫'06,IEEE研讨会上，第14-48页，2006。
Z. Lukic, N.Rahman, A. Prodic，“操作频率超过10 MHz的DC-DC转换器的多比特Δ-Σ PWM数字控制器IC”，IEEE电力电子学报，第22卷，第5期，第1693-1707页，2007年9月。
A. Syed, E. Ahmen, E. Alarcon, D. Maksimovic，“数字脉宽调制器架构”，第35届IEEE电力电子专家会议，德国亚琛，4689-4695页，2004。
S. Huerta, A. Castro, O. Garcia1, J. Cobos，“基于FPGA的时间分辨率低于2ns的数字脉冲宽度调制器”，应用电力电子会议，2007 -第20届IEEE年会，第877-881页，2007年2月。
R. Schreirar和G. C. Temes，理解Delta-Sigma数据转换器。纽约:Wiley, 2005年。
D. A.约翰斯和K.马丁，模拟集成电路设计。纽约:Wiley，第531-571页，1997。
Jeong-Gyu Lim, Soo-Hyun Lim, Se-Kyo Chung，“相移全桥PWM变换器的数字控制”，第7届电力电子国际会议，大邱，高丽，pp. 772- 777,2007