电气电子工程高级研究国际杂志
菜单类ISSNONLINE(2278-8875)PINT (2320-3765)
ISSNONLINE(2278-8875)PINT (2320-3765)
内密里Suresh Reddy一号P.MaheshKannan2
|
| 相关文章at普梅德,学者谷歌 |
访问更多相关文章电气电子工程高级研究国际杂志
项目的主要目标是设计低功率64比特ALUALU使用复用器和全加法器设计ALU主组件全加法CMOS法8晶体全加法和CMOS基础复用器使用PTL方法使用六晶体全加法和基于PTL复用器要缩小面积,ALU使用波纹加法通道晶体管逻辑通过消除冗余晶管减少晶管数PTL逻辑活性设备数比CMOS逻辑少通过少使用活动设备,电耗下降通过缩小面积并使用基于PTL复用器低功率ALU实现ALU使用PTL法实施时,功率和面积比CMOS法下降55%
关键字 |
| 6TFA,8TFA,ALU,CMOS逻辑性,多路乘法,通关晶体管逻辑 |
I.导 言 |
| 算术逻辑单元基本上是CPU核心更多应用dSP和微处理器VLSI设计师过去多集中于领域、性能、成本和可靠性[1]最小重视权一天功率比面积速度优先ALU使用两种低功率逻辑样式CMOS逻辑和PTL逻辑CMOS逻辑的两个重要特征是高噪声豁免和低静电耗自一晶体管补对总关高密度逻辑函数CMOS逻辑最优晶体管逻辑消除冗余晶管,减少晶体管计数通过减少晶体管,我们可以减少面积并发电晶体管在此使用开关传递电路节点逻辑水平,而不是直接连接开关提供电压减少活动设备数随着便携式设备使用量的增加,低功率需求大增设计者总是更加重视电量而非速度,因为高性能系统有可靠性问题高性能系统常变热 高温往往加剧数个硅失效机制操作温度每增加10摄氏度约比分故障率翻倍从环境观点看,电流消散越小电子系统,热泵入室越低,耗电量越低,从而对全球环境的影响越低。电源、面积和延迟总得权衡视需求而定,设计师将选择低功率逻辑技术 |
二.AlU设计使用CMOS方法 |
| A.完全加法设计 |
| 添加器是CPU、算术逻辑单元和地址生成像缓存等最重要的组件之一此外,全加数是数字信号处理器架构和微处理器等其他应用中的重要构件CMOS方法8全加法使用Fig.1显示电路水平图8T全加法[2]八晶体管全加法设计使用23TXOR门[5]完全加法输入为3,全加法输出为6,即SUMCARY和EXOREXNOORO附加OR电路执行OR操作EXOR输出反转电路获取EXNO运算附加电路执行AND操作 |
| .b.多路器设计 |
| 复用器应用ALU设计输入和输出信号选择CMOS方法复用器使用CMOS逻辑设计输入4:1复用逻辑1、逻辑0、B0和B0S0和S1为选择信号视选择信号输入选择输出CMOS方法复用器使用CMOS逻辑设计 |
| C.ALU设计 |
| ALU使用4x1复用器、2x1复用器和全加法设计输入和输出段由 4x1和2x1复用器组成,主逻辑使用全加法实现首设计复用器和全加法使用CMOS逻辑实现设计中使用三组选择信号判定执行操作和输入输出选择微博2显示块图4bitALU[4]ripple加法器使用ALU承载位从输入级推到输出级推[1]4比特ALU由84x1复用器、42x1复用器和4全加法器组成 |
| 4位ALU设计为180nmnmn-wellCMOS技术inCripment运算逻辑adecriment运算逻辑######i补充B用于子程序操作完全加法用2++s补充法执行分包操作归并运算分析+++++++++++++++ |
 |
 |
三.AlU设计使用PTL方法 |
A.完全加法设计 |
| PTL方法全加法设计使用六台晶体管六晶体管全加法设计2TXOR门[3]PTL方法中2晶体管XOR门可使用通用逻辑实现设计电路操作如下:A=0和B=0双晶体管On并产生低输出单晶体管中的任何一个生成高输出值,A=1和B=1同时双晶管FTF并生成低输出值六晶体管全加法见Fig3[3] |
 |
| .b.多路器设计 |
| 多路器使用传入晶体管实现设计简单高效流水晶体管设计减少寄生电容并产生快速电路有两种复用器实现:2对1复用器和4对1复用器4至1多路和2至1多路分别见Fig.4[2]和Fig.5[2] |
 |
 |
 |
| C.ALU设计 |
| ALU使用6晶体管全加码器和转晶管逻辑复用器设计流水晶体管设计减少寄生电容并产生快速电路ALU操作依赖选择信号s0、s1和s2s2=0执行算术操作s2=1执行逻辑运算下 truth表详细解释ALU操作表1显示ALU真象表 |
| 1)64位ALU图表图图图图图图图图图图图图图图图Tanner工具绘制64位ALU图 |
 |
四.结晶 |
| ALU模拟设计使用HSPICE完成技术文件tsmc018完全加法输入为ABC输出并发 |
 |
 |
 |
 |
 |
 |
| InALU视选择信号S0、S1和S2运算 |
 |
V级结论 |
| 64比特ALU使用CMOS逻辑平均耗电10.01mW,使用PTL逻辑耗电5.50mW观察发现PTL方法晶体管数小于CMOS方法区域缩小后功率也下降表格图显示PTL方法平均功耗比CMOS方法约低55% |
启蒙 |
| 作者想感谢SRM大学电子通信工程系成功承载工作 |
引用 |
|