64位低功耗设计ALU DSP应用程序

Nemili Suresh Reddy¹,p . Mahesh Kannan²

M。科技学者(VLSI)、ECE、SRM大学印度钦奈
SRM大学助理教授、ECE钦奈,印度

文摘

这个项目的主要目的是设计低功耗64位ALU。这里ALU设计的多路复用器和加法器。ALU的主要成分是完整的加法器。在CMOS方法八个晶体管全加器和基于CMOS多路复用器。在PTL方法六个晶体管全加器和基于PTL使用多路复用器。为了减少面积,脉动进位加法器用于铝合金。通过晶体管逻辑是用来减少晶体管的数量通过消除多余的晶体管。PTL逻辑的活跃的设备数量少而CMOS逻辑。通过使用较少数量的活跃设备,能耗降低。通过减少面积和利用PTL为基础的多路复用器低功率ALU。 In the implementation of ALU using PTL method, the power and area are reduced to 55% compared to CMOS method.

关键字

6组织,组织8例,ALU, CMOS逻辑,多路复用器,通过晶体管逻辑。

我的介绍。

算术逻辑单元本质上是一个CPU的核心。它有更多的应用程序在DSP和微处理器。在过去,VLSI设计人员把更多注意力集中在区域,[1]性能、成本和可靠性。最重要了。现在一个亚都¢s权力比面积和速度给定的最重要。两个低功耗逻辑样式用于ALU CMOS逻辑和PTL逻辑。CMOS逻辑的两个重要的特点是高噪声免疫力低的静态功耗。自一个晶体管互补的一对总是关掉。对于高密度逻辑函数CMOS逻辑是最好的。通过晶体管逻辑减少晶体管数通过消除多余的晶体管。我们可以减少区域,然后通过减少晶体管功率。 Here transistors are used as a switch to pass logic levels between nodes of a circuit, instead of connecting switches directly to supply voltages. This reduces number of active devices. With the increase in usage of portable devices, need for low power is increased greatly. Designers are always giving more importance to power rather than speed, because there is a reliability problem in high performance system. High performance systems often turns hot, and high temperature tends to exacerbate several silicon failure mechanisms. Every 10 degrees Celsius increase in operating temperature roughly doubles a component failure rate. From the environment point of view, the smaller the power dissipation of electronic systems, the lower the heat pumped into the rooms, the lower the electricity consumed and hence the lower the impact on global environment. There is always a tradeoff between power, area and delay. Depending upon requirement, the designer will selects the low power logic techniques.

二世。ALU设计使用CMOS方法

答:完整的加法器设计

加法器是最重要的一个组成部分CPU、算术逻辑单元(ALU)和地址生成缓存。此外,full-adders是重要的组件在其他应用程序如数字信号处理器(DSP)体系结构和微处理器。在CMOS方法8 T全加器使用。图1显示了8 T全加器的电路级图表[2]。八个晶体管全加器设计使用两个3 t XOR盖茨[5]。全加器的输入是三个完整的加法器的输出是六即和,,,EXOR EXNOR或。附加的或电路是用于执行或操作。我们可以得到EXNOR EXOR的操作给输出逆变器电路。额外的电路是用于执行和操作。

b .多路复用器的设计

多路复用器已用于ALU设计输入和输出信号的选择。在CMOS多路复用器是使用CMOS逻辑设计方法。logic1 4:1输入多路复用器,logic0 B0, B0A¢。S0和S1选择信号。根据选择的信号输入将被选为输出。在CMOS多路复用器的设计方法的帮助下CMOS逻辑。

c . ALU设计

ALU设计通过使用4 x1多路复用器,2 x1多路复用器和加法器。输入和输出部分由4 x1和2 x1多路复用器和主逻辑实现通过使用加法器。在第一个完整设计多路复用器和加法器实现使用CMOS逻辑。一组三个选择信号已经被使用在设计来确定所执行的操作以及输入和输出被选中。图2显示了4比特的框图ALU [4]。脉动进位加法器用于铝合金。这里的进位位级联从输入到输出阶段[1]。4比特ALU由八4 x1多路复用器,四个2 x1多路复用器和四个完整的蛇。

4比特ALU设计在180 nm, n阱CMOS技术。增量操作逻辑„0 A¢应用作为输入。减量操作逻辑„1 A¢应用作为输入。B的补充用于减法操作。完整的加法器执行减法操作由twoA¢s补充方法。一个增量操作分析,添加„1 A¢加数和减量被视为一个减法操作[4]。

三世。ALU设计使用PTL方法

答:完整的加法器设计

在PTL方法全部加法器设计使用六个晶体管。六个晶体管全加器设计使用2 t XOR门[3]。在PTL方法两个晶体管XOR门可以使用通用逻辑设计实现。电路操作如下当= 0和B = 0 pmos晶体管和它将产生输出低。当一个晶体管的生产产量高,当A = 1, B = 1的pmos晶体管,它会产生输出低。六个晶体管全加器是图3所示[3]。

b .多路复用器的设计

这里的多路复用器是使用通过实现晶体管。这个设计简单、高效的区域和时间。通过晶体管设计降低了高速电路的寄生参数和结果。有两种类型的多路复用器实现:2比1多路复用器和4比1多路复用器。4比1多路复用器的示意图和2比1多路复用器是显示在图4分别[2]和微型计算机体积很小[2]。

c . ALU设计

ALU设计使用6晶体管全部加法器,通过晶体管逻辑为基础的多路复用器。通过晶体管设计降低了高速电路的寄生参数和结果。ALU的操作取决于选择信号s0, s1和s2。如果s2 = 0,那么它执行算术运算。如果s2 = 1,那么它执行逻辑运算。低于真值表给出了详细解释关于ALU操作。表1显示了运算器的真值表。

1)原理图的64位ALU:运算器的图6显示了原理图。坦纳工具用来画出64位ALU的示意图。

四、结果

使用HSPICE模拟ALU设计完成。使用的技术文件是tsmc018。全加器输入是A, B, C和输出总和和携带。

我n ALU,取决于选择信号S0, S1和S2操作执行A和B之间。

诉的结论

平均功率消耗的64位ALU使用CMOS逻辑是10.01 mw和利用PTL逻辑功耗减少到5.50兆瓦。可以看出在PTL方法集成的晶体管数量小于互补金属氧化物半导体的方法。面积减少,然后实力也下降了。如表格所示图的平均功耗PTL方法约55%小于CMOS方法。

承认

作者要感谢SRM大学电子与通信工程系携带工作成功。

引用

k .尼赫鲁a . Shanmugham博士Dharmila Thenmozhi,“设计的低功耗ALU使用基于8 t FA和PTL MUX电路”,IEEEInternational会议工程的进步,科学与管理(ICAESM -2012) 3月30日31日,2012年
Pakkiraiah chakali, Adilakshmi Siliveru, Neelima Koppala“设计高速六个晶体管全加器使用一本小说两个晶体管XOR门”,2012年国际先进研究期刊》的研究在计算机科学和电子工程。
钱德拉srinivasan论文“Arithemetic逻辑单元(ALU)使用可重构设计CMOS逻辑”在电子和计算机工程系,没有55页,2003。