关键字 |
| 异步数据抽样、双边缘触发触发器时钟门控 |
介绍 |
| 功耗数字设计正成为一个至关重要的因素。数字系统,花在时钟和存储元素是功耗的主要来源。时钟系统占30%到60%的总功耗。结果,推断能力被存储的元素如人字拖和时钟系统将产生深刻影响的总功耗。一个有效和高效的方法是双边缘触发触发器(DETFF)。双重边缘时钟需要双重边沿触发存储元素(DETSE),能够捕获数据的上升和下降沿时钟。DETSE的主要优势是他们的操作频率的一半传统单刃时钟,同时获得相同的数据吞吐量。第二个方法是Clock-gating大型数字系统,Clock-gating技术用于减少电力消耗闲置电路设计。DETFF和时钟门控组合在一起,以进一步降低动态功率但它介绍了异步数据采样时钟在输出端边缘之间的问题它创建miss-communication错误的数据。摘要移位寄存器的设计与DETFF各时钟的DETFF提出分析抽样问题 |
现有的系统 |
| 答:双边缘触发Half-Static Clock-Gated D触发器: |
| 双边缘触发静态时钟一半封闭的d型触发器(DHSCGFF)设计[1],它由两个相同的动态主门闩和一个half-static奴隶门闩。与实现[2]集相比,这个DHSCGFF由额外的主锁在平行于原来的主人锁。不同的电路[3],该电路不交换使用替代的主人和奴隶门闩时钟阶段避免直接耦合half-static门闩的问题到输入数据路径。相反,这两个主门闩是替代时钟边沿触发,由两个互补信号控制C和Cbar . . |
| half-static奴隶门闩存储数据从每个主锁替代时钟的阶段。clock-gating电路比较D与Q和输出逻辑“高”在R D =时关掉晶体管M2问:这种配置抑制的控制信号C反相器链才会安静下来。触发器的核心是由C和Cbar边沿触发,它不需要使用任何脉冲发生器来生成一个pulse-like透明窗口内的触发器。通过晶体管逻辑简化了电路,降低了内部功耗。电路的复杂性和晶体管计数DHSCGFF使用通过减少晶体管clock-gating电路为基础,动态掌握门闩和half-static奴隶门闩,从而降低总功耗。相比其他Latch-Mux双边沿触发拖鞋那个地方逻辑饲养员节点X2浮动节点(以及相应的节点X1上路径),Tam的设计增加了开关MB1和MB2的门闩X1和X2故意孤立节点。 |
| 对D输入转换发生在全球时钟时钟= 0,异步脉冲生成内部时钟。然后切换MA2关闭之前,只有很短的时间节点X0充电或放电。如果X0足以翻转到输出节点,然后将出现在输出异步转换。否则,如果第一个触发器的路径没有成功通过输入D输出,然后上面的路径作为备份,将触发下一个内部时钟的下降沿C。 |
| c方法消除异步数据抽样: |
| 通过调整节点周围的晶体管尺寸X2,有多个晶体管上浆集可以导致异步数据采样完全(即出现。显示,这两种情况下),部分(即出现。,only one case is observed) or be hidden. The condition that makes the asynchronous transition appear depen upon whether the voltage of Node X3 reaches the critical value to flip the output. |
| 电路的晶体管尺寸等参数修改,以消除异步数据采样。 |
| 1。平衡决定了电路产生类似的上升和下降时间,但一个异步转换出现在结果中。 |
| 2。我这修改电路表明可能的异步转换都可以出现。 |
| 3所示。修改第二电路表明可能的异步转换都删除。 |
提出了系统 |
| 在拟议的系统中,双边缘触发拖鞋(DETFFs)被用来建造移位寄存器,以减少电力消耗,他们可以保持相同的吞吐量之间的单边沿触发拖鞋(SETFFs)只有使用时钟频率的一半。时钟门控也采用移位寄存器中,进一步降低功耗。将移位寄存器的时钟门控介绍异步数据产生错误的输出采样问题。 |
| 一个。移位寄存器 |
| 在数字电路中,移位寄存器是一种时序逻辑电路,用于存储数字数据。移位寄存器是一连串的拖鞋,共享相同的时钟,在每个触发器的输出连接到链中的下一个触发器的数据输入,导致电路由一个位置变化的数组存储,数据转移出席其输入和改变数组中的最后一点,在每个转换时钟输入 |
| 的移位寄存器实现双边缘触发触发器是图3所示。DETFF用于这个设计是双边缘触发静态时钟一半封闭的d型触发器(DHSCGFF)。DHSCGFF选择实施,因为它消耗更少的电力和延迟和异步数据抽样删除触发器。给定一个数据输入和数据字符串转变是正确的一个阶段每次数据提前带来高。在每一个进步,最左边的位“数据输入”转移到第一个触发器的输出。极右的一些“数据输出”转移,并因此失去了。数据存储在每个触发器产生数据输出。 |
| a计划以避免异步数据采样 |
| 方案的图4所示的时钟控制的比较D和问:如果D改变了自从上次钟过渡,不同于Q,然后CLK会通过第二比较器与这个CLK C和C之间的比较器控制开关T2 CLK和C。 |
| 第二比较器阻止了异步采样发生在这个实现。异步采样时D改变目前CLK不同于C。然而,与第二CLK & C比较器视图切换T2将远离当CLK≠C和C将与时钟同步。在下半周,开关T2打开,CLK = C,但因为它们是相等的,也不会触发触发器,直到C变化,遵循CLK是什么时候。 |
动力分析 |
| 从怎么显示Modified-II电路的功耗是少与DHSCGFF相比,平衡大小和Modified-I电路。Modified-II电路功耗更小,因为它的关键参数,如晶体管的大小根据电路修改指定的限制。 |
| 因此从Table.2证明移位寄存器由双边缘触发触发器消耗更少数量的平均功率和最小功率与移位寄存器相比用D触发器。 |
| 移位寄存器由双边缘触发触发器功耗更小,它可以能产生相同的吞吐量,一半单边缘触发触发器的时钟频率,它可以产生两倍的吞吐量相比,单一的边缘触发触发器。作为触发器电路的功耗很大程度上取决于时钟频率,减少双边缘触发触发器的时钟频率产生一个好的影响功耗的移位寄存器由双边缘触发触发器。 |
结果与讨论 |
| DHSCGFF电路的输出所示,微型计算机体积很小,它分析了异步数据采样时如果D发生变化CLK = 0(下降沿之前)。DHSCGFF平衡电路尺寸在图7是大量的延迟发生在输出和一个小错误发生由于异步数据采样问题。图7中如果DHSCGFF Modified-I电路模拟延迟发生在输出和错误由于异步数据采样问题被删除。在DHSCGFF Modified-II大小延迟问题和错误由于异步数据采样问题是完全移除。从结果,证明了通过修改晶体管的大小Tam的各个方面的设计减少了延迟和删除异步数据采样。 |
| 异步数据采样的模拟结果对时钟信号的行为所示Fig.9 clk是时钟信号,另一个inout信号会有如图所示的输出。为每个模拟、数据交换四个病例分别进行了测试,从左到右:1)D从1到0在下降沿变化;2)D从0变为1前上升边;3)D变化从1到0在前沿;从0到1和4)D变化下降沿。异步转换已被移除。 |
| 在串行移位寄存器由串行配置使用双边缘触发Flip-Flopin Fig.10,一个比特的数据转移的顺序一次一行。它还产生存储信息的输出串行形式。在每一个时钟脉冲,传输一个比特从左到右和从这个输出结果显示四位(1010)被连续转移登记的,取而代之的是0。 |
结论 |
| DETFF和时钟门控两种方法来降低动态功耗,单独使用时,他们都是成功的。然而,当应用时钟门控DETFF,数据转换错误可能出现在输出时钟之间的边缘由于异步数据抽样,已定义和讨论。提供了解决方案,以避免异步采样问题clock-gated DETFF。延迟缓冲区使用4比特serialin serial-out移位寄存器实现了异步数据采样分析。移位寄存器之间的力量对比使用双边缘触发flip-flip和D触发器实现表明,平均功率和最小功耗的双边缘触发触发器相比更少的移位寄存器实现D触发器。因此移位寄存器在建造时使用双边缘触发删除触发器和异步数据采样使用提出方案。 |
表乍一看 |
 |
|
| 表1 |
表2 |
|
数据乍一看 |
|
|
|
|
引用 |
- 1王晓文和威廉·h·罗宾逊,异步数据采样在Clock-Gated双重边缘触发拖鞋”,IEEE电路和系统:普通文件,60卷,2401 - 2411页,2013年。
- w . s . Tam o . y . Wong刘贤Mok, c . w .角和h . Wong的一个节能half-static clock-gating d型触发器”,Int J.Comput系统。和电路,19卷,不。3、2010年5月,页635 - 654。
- 贝Yu双边沿触发触发器电路低功耗设计,Int,相依。创新计算信息和控制(ICICIC), p。566年,2008年
- Wing-Shan Tam Sik-Lam Siu Chi-WahKok,黑黄,“双边沿触发Half-Static Clock-Gated d型触发器”,Int。相依电子设备和固态电路,2010
- a·g·m·Strollo大肠那不勒斯,c .西米诺”分析功耗的双边沿触发拖鞋,”IEEE反式。非常大的中国规模。(VLSI)系统。,8卷,不。5日,第629 - 624页,2000年10月。
- g . Renganayaki Jeyakumar。V设计一个高效的低功率的移位寄存器使用双边缘触发触发器”,国际期刊创新研究在计算机和通信工程,卷。2,问题1,pp.2707 - 2716, 2014年1月
|
菜单
