高速设计与改进的线性分割SAR ADC

J.Shaba¹,S.Pooranachandran²

PG学者,ECE、Velalar工程与技术学院Tamilnadu,印度
助理教授,ECE、Velalar工程与技术学院Tamilnadu,印度

文摘

最近低功耗模拟到数字转换器(adc)已经开发了许多能量受限的应用,如无线传感器网络和生物医学应用。逐次逼近寄存器(SAR) ADC是适合使用低功率应用和广泛用于低能量应用由于其最小模拟块。静态线性性能的微分非线性和积分非线性和分割DAC的寄生效应,进行了分析。code-randomized校准技术是为了纠正传统SAR ADC转换非线性,由行为仿真验证。SAR ADC设计在这样分手的控制模块完全控制模块和操作的速度改变了使用低电平输入比特。一个专用的多路复用器可以用来减少电容器阵列结构。控制模块控制时钟信号并确定的时间模拟信号进入特区逻辑。在实现控制输入信号的到达时间转换可以增加的速度和功率利用率可以最小化。

关键字

线性分析、线性校准SARADCs分裂DAC

介绍

逐次逼近寄存器(SAR)模拟-数字转换器(adc)代替流水线adc用于电池供电的移动应用程序,如优质、dvb - h和TDMB[1]需要中速(10 MS / s - 100 MS / s),中分辨率(8 - 10 b)。SAR adc实现极低的功耗因其简单的结构设计和操作。然而,特区转换基本上依赖的安排一个电容DAC,减去参考电压输入信号。kT / C噪声、电容器不匹配和寄生分裂的DAC[2]影响转换精度。中等分辨率的kT / C噪声要求是满意小电容,而其他nonidealities寄生和非线性等,其效果取决于结构和DAC的切换方法,变得重要。SAR adc使用二进制加权电容DAC结构。但DAC的电容阵列与分辨率成指数增加,从而导致更大的消费转换能量,区域和沉淀时间。有价值的替代中等分辨率[3]-[5]是分裂电容DAC。但它有局限性,电容的寄生电容破坏所需的二进制比DAC数组,因此降低转换线性度。分析了转换非线性,供给引起的噪声,在SAR adc转换方法和寄生效应。分裂的内部节点寄生DAC也分析,因为它降低了转换线性度。这种限制可以通过一个固定code-randomized数字校准技术以提高微分非线性(黑暗)和积分非线性(INL)。

SAR ADC的概述

逐次逼近ADC是一种模拟到数字转换器,将连续analogwaveform转化为一个离散的数字表示通过一个二叉搜索所有可能的量化水平,最后融合在每个转换的数字输出。逐次逼近A / D转换器是一个最受欢迎的方法实现A / D转换器。这是由于他们的优势相对快速的转换时间,和温和的电路的复杂性。实现SAR ADC,基本架构非常简单。输入电压(VIN)跟踪/举行。实现二进制搜索算法,最初n位寄存器设置为中级(100…美元,最高有效位设置为1)。这迫使DAC输出(VDAC) VREF / 2,其中VREF是参考电压的ADC。VIN然后与VDAC确定VIN小于,或大于VDAC。如果大于VDAC VIN,比较器的输出逻辑高,或1,n位寄存器的MSB仍在1

现有的系统

当电源电压作为参考电压的开关电源成为动态与切换序列相关。图2 (a)代表了一个传统的单端n位DAC结构。在全球抽样阶段,输入信号表示为Vin整个电容器存储在数组中。算法转换然后开始通过切换只有MSB电容器VDD接地和其他人。因此,输出电压落定−Vin和比较器输出Out_ {comp}在第一MSB决定

比较器的输出预测MSB电容器的转换逻辑。如果Out_ {comp}结果低Sm, k是切换回接地。如果Out_ {comp}就高,然后Sm, k VDD维护。同时,Sm, k−1 (MSB / 2)开关VDDfor下一位比较。上述过程重复n−1周期。传统的电荷再分配方法不有效的功率,当放电MSB和MSB / 2电容器充电。

基于Vcm的切换方法降低了一半的阵列电容导致90%节能与传统相比method.Fig.2 (b)是基于Vcm的切换算法。在采样阶段电压Vin被存储在电容器阵列。在转换阶段的底板电容器会转向Vcm第一,这提高了电压−Vin的输出。

体系结构的选择

A / D转换和许多算法获得。获取功率效率,通常但重要的不是发明新方法寻找最佳使用已知的算法和实现最优预见技术和给定的规范。高速度和中级到高级分辨率通常要求管道,两步或附属的区域计划。的基本构建块track-and-hold、比较器和运算放大器。中等分辨率,输入trackand举行是一个源跟随器与被动采样。时钟直通的最小化与伪元素和身体效果取消连接源和衬底。的力量取决于电容性负载,反过来,数量成正比,N,张茵的比较器。自通用汽车/ CL是相关的参数,功率随n的平方的力量比较依赖于分辨率。数的mV,只是一个门闩使比较器。决议从十到几十mV,然而,它需要使用一个简单的锁前的前置放大器。

该方案的基本架构是分割SAR ADC与额外的控制模块形式的多路复用器,可以控制splittg模块如图3所示。SAR ADC可以以一个可配置的方式实现不同频率输入时可配置意味着整个ADC架构可以处理不同的性能通过改变Vref ADC。通常在所有ADC Vref Vin, Vth ADC转换过程中起着重要作用。通过改变Vref的值我们可以改变tyeperformance ADC。Vref可以存储的不同的值通过多路复用器。一个计数器可用于选择mux输入。参考信号发生器可以用来生成不同的模拟信号测试ADC结构。

体系结构描述

答:DAC结构

数模转换(D / A)转换器用于解码数字词变成一个离散的模拟级别。根据不同的应用程序,可以将输入信号电压或电流。图3显示了一个高水平的基本框图D / a转换器。一个二进制字是驱动一组存储和解码开关控制一个扩展网络。模拟扩展网络是基于电压、电流扩展,或扩展。使用扩展网络规模适当的模拟水平的模拟基准电路和应用于驱动程序的输出。电压缩放网络是由一个简单的连续字符串相同的参考电压和地面之间的电阻。开关的工作利用电阻的电压,适用于驱动程序的输出。当前缩放方法取决于交换比例电流源。收取比例获得通过提供电容分压器使用了电容与参考电压的总电容值是由数字代码。 Choice of the architecture depends on the components available in the target technology, conversion rate, and resolution.

在SAR-ADC功率主要消耗在DAC,比较器,参考缓冲区和数字电路。最重要的一个基石,确定精度和转换器的转换速度和消耗大部分的整体功耗SA-ADC, DAC。中需要DAC SA-ADC可以用不同的方法实现;如款电容DAC, switched-current DAC或R-2R梯子DAC。在这些架构中,款电容DAC已经成为更受欢迎,因为它静态电流为零。此外,在大多数技术电阻不匹配和宽容都大于电容失配和宽容。

取样保持电路

在示例模式,理想sample-andhold电路的输出等于输入信号在那个特定的时刻。当切换到模式下,输出应该保持不变的价值存在的输入信号切换的瞬间。样板与-保持电路是一个简单的所示Figure5。电路使用一个场效应晶体管开关,将信号通过样本期间,持有期间断开。无论信号当时在场的场效应晶体管是关闭然后在电容器C . C值的选择是两个相互冲突的需求之间的妥协:泄漏电流场效应晶体管和opamp导致电容器电压下垂在持有期间根据方程:

其中Il是泄漏电流。因此C应尽可能大,以最小化下垂打开时的阻力场效应晶体管(通常是几十欧姆)形成一个低通滤波器结合C和C应该小如果高速信号应遵循准确。Ready-built取样保持的电路也可以单片集成电路,只需要连接的外部电容器。

c . Sunchronous二进制计数器

与外部时钟同步计数器的时钟输入信号连接到每个个体啪嗒啪嗒地响在柜台,以便所有的人字拖都是定时一起同时(并行)同时给一个固定的时间关系。换句话说,输出的变化发生在“同步”与时钟信号。这导致所有单独的输出位改变状态完全相同的时候,以应对共同的时钟信号没有涟漪效应,因此,没有传播延迟。建议的体系结构的同步4位计数器将增加一次每一个时钟周期和使用两个时钟周期溢出,所以每周期将替代一种关注点的过渡,从0到1之间的一个过渡从1到0。请注意,这将创建一个新的时钟占空比50%的输入时钟频率的一半。如果这个输出然后使用同样安排D触发器的时钟信号会得到另一个1位计数器计数速度的一半。

d信号发生器

标准的模拟加法电路可以用来介绍转变ramp-like信号通过添加一个小的直流电压ramp-like信号。图7显示了一个这样的电路基于运算放大器的加法电路。这种转变可以通过添加关闭开关s2或者通过关闭开关s3。如果放大器的增益足够高,这将提供一个恒定的直流偏置电路但如果不足够高,运算放大器增益的非线性运算放大器将介绍小非线性转变。众所周知,运算放大器的偏置电压总是引入了一个不受欢迎的转变大多数基于运放的输出电压电路。如果一个运算放大器的偏置电压可以由一个开关控制,然而,补偿电压改变时,开关是打开开关关闭时将提供理想的不同的两个信号不断转变。这样一个斜坡发生器的电路图如图7所示,开关使用s3故意介绍运算放大器内部的不匹配。运算放大器的偏置电压由两部分组成,系统部分和随机部分。随机的不匹配造成的随机部分,和过程变化,并不关心我们。这是因为它对双方都是常见ramp-like信号。 Likewise, the systematic part which is common to both ramp-like signals is not of concern either.

提出了ADC的描述

答:比较器

比较器是理想的实现快速转换。斜坡发生器产生的斜坡电压,而比较器输入电压。最后,比较器产生冲击脉冲,如果斜坡电压比输入电压。斜坡和输入电压之间的差异被称为冲击脉冲。它通过了所有的寄存器和编码器。

b .寄存器,编码器和多路复用器

时钟信号是第二手了解寄存器值:(类型的寄存器读写寄存器。灰色的计数器,MCG输出与编码器。在最后一步,所有数据值是由通过多路复用器。多路复用器的操作执行先进先出(FIFO)操作。

结果和分析分割SAR ADC

的力量和采样率分析是通过实施SARADC XilinxISE9.2i是表1所示

结论

两个1.2 V 10 b SAR adc在MS / s的操作提出了额外的多路复用器。dac转换的线性行为和结构进行了分析,验证了模拟和测量结果。这种转换技术提供了优越的转换线性相比传统方法由于它的数组的电容器相关在每个循环。拟议中的coderandomized校准可以消除大黑暗和INL错误在切换.Measured结果表明,更高的速度和更低的权力是通过使用提出了SAR ADC的架构。

未来的工作

不同类型的DAC数组可以降低SAR ADC的线性erors介绍。额外使用电容结构可能导致提高转换效率。

承认

作者承认学生的贡献,Velalar学院大学的工程和技术帮助检查电路的设计,和工具支持。作者也感谢匿名评论者的评论,帮助改善。作者要感谢匿名评论者的建设性的批判,本文大大受益。

引用

U.-F。亚蔡,H.-G。魏,z, s . Sai-Weng Seng-Pan, r·p·马丁斯和f . Maloberti,“权力有效的设计和实验验证Flash-SAR附属的区域ADC,“IEEE反式。电路系统。二世,Exp。内裤,57卷,没有。2010年8月8日,页。607 - 611年。
朱y, U.-F。亚蔡,H.-G。魏,S.-W。罪,美国Seng-Pan r·p·马丁斯,“高速收费回收SAR adc的功耗小电容结构,“在Proc。IEEE Int。Conf。电子。CircuitsSyst。,Aug.-Sep。2008年,页642 - 645。
M。萨贝里,R。Lofti、k . Mafinezhad和西澳Serdijn”,功耗分析和线性电容数字模拟转换器用于逐次逼近adc、“IEEE反式。电路系统。我定期论文vol.58,八号,页。1736 - 1748年,2011年8月。
Y.K.曹,Y。D .Jeon J.W.南,J。K Kwon”9-bit 80 MS / s逐次逼近寄存器与电容器技术,减少“IEEETrans.CircuitSyst.IIExp。内裤,57卷,没有。7日,第506 - 502页,2010年7月
M.S.W.陈和前作空。Brodersen”, 6 b 600 MS / s 1.46 mW异步ADC在0.13 m CMOS,“IEEEInt。固态电路设计。挖。科技论文2006年2月574 - 575页。
安塞金斯伯格和美联社切卓卡山,“500 MS / s位ADC在65纳米CMOS分裂电容阵列DAC,“IEEE J。固态电路,vol.42,第四,Apr2007 pp.739 - 747。