改进的多数逻辑故障检测器/校正器设计基于LDPC编码效率

G。Boopathi拉贾¹,Dr.M.Madheswaran²

PG学生,工程师应用电子、Muthayammal工程学院、Rasipuram Namakkal (Dt) TN、印度
教授,ECE、Muthayammal工程学院,Rasipuram, Namakkal (Dt) TN、印度

文摘

记忆是负责任何数字电路来存储和检索数据,需要在特定的时间。编码和解码两个基本操作,负责阅读和写作。如今,单一事件令(seu)改变数字电路为内存应用成为一个更大的担忧。多数逻辑可解码码适合内存的应用程序由于其能力纠正大量的错误。然而,他们需要一个大的解码时间影响内存性能。提出了故障检测方法使用差集循环代码而不是其他几块代码如BCH码、汉明码、RS码,等。这种方法可以显著减少内存访问的时候没有错误的数据读取。技术使用多数逻辑译码器本身检测失败,这使得该地区开销最小,使额外的功耗低。该方法检测单个错误的出现,双重错误,三重错误接收到的码字从记忆系统获得。提出了故障检测方法使用一种特殊的低密度奇偶校验(LDPC)码特别是差集循环码(国防部)显著减少内存访问的时候没有错误的数据读取。

关键字

差集循环码(国防部),错误校正码(ECC),故障安全检测器(FSD),低密度奇偶校验(LDPC)码,多数逻辑解码(MLD)

介绍

记忆系统是防止使用的ECCs瞬态数据位的不适。高速缓冲存储器设计使用静态随机存取存储器(SRAM)由于其优越的访问速度。缓存访问周期是非常快和延迟小。主内存的目的是使用动态随机存取存储器(DRAM)更高的密度,较低的成本,和更低的能耗,如[1]。汉明码今天的记忆系统中经常使用正确的单一误差和检测双重错误记忆单词。在这些内存架构,只有错误的记忆单词是容忍和没有准备容忍支持逻辑中的错误(即编码器和校正器)[2]。

然而组合逻辑已经开始表现出对软错误,因此编码器和解码器(校正器)单位将不再免疫从瞬态故障。此外,存储系统设计与纳米技术设备预计将经历更高瞬变故障率;因此,保护内存系统逻辑实现纳米技术设备的支持是更重要的。

在这里,我们提出了一种容错存储系统允许多个每个内存中的错误码字以及多个编码器中的错误和校正单元通过使用特殊的代码。

二世。低密度奇偶校验(LDPC)码

错误检测和校正码大内存数组中广泛使用,以减少位翻转系统的噪声的影响以及α粒子和宇宙射线沮丧。使用校验位概念除了数据位来创建一个checkword。错误检测的最简单的形式是一个奇偶校验位的使用。被添加到一个额外的数据代表的所有部分的总和(奇数还是偶数平价)这个词。如果任何一点了,奇偶校验位来不再匹配数据,检测到一个错误。然而,尚不清楚这一点了,所以这个词不能纠正。通过添加更多的检查位的话,可以创建更强大的检测和校正码。校验位的数量要求是一个函数的大小受保护的数据。单错误orrect /双错误检测(SEC-DED)发明的汉明编码。更强大的代码已经实现。

LDPC码有几个优势,使他们在很多通信应用[3],[4]:

(1)低密度的编码矩阵,

(2)简单迭代解码,

(3)生成大码字可以接近香农编码的限制。

一个LDPC码的定义是一个奇偶校验矩阵的零空间H具有以下属性:

1。每一行有ρ1的数量。

2。每一列有γ1的数量。

3所示。1的数量是常见的任何两列之间(λ)不大于1,即。,λ= 0或1。

4所示。ρ和γ与代码的长度相比非常小,在H的行数。

ρ和γ相比非常小的代码长度和矩阵的行数H, H的低密度为1。因此H是一个低密度奇偶校验矩阵和H是一个定义的代码lowdensity奇偶校验码,[5],[6]。H (r)的密度定义为1的总数的比率在H条目的总数在H -在这种情况下,r =ρ/ n =γ/ J, J在哪里的行数H .据说这种LDPC码(γ,ρ)规则LDPC码。如果H中的所有行或列的权重是不一样的,那么它被称为一个不规则的LDPC码。

三世。差集循环码

代码存在,能够纠正大量的随机误差。这样的代码很少用于实际的数据传输系统,然而,因为必要的设备以实现他们的能力,也就是说,实际上正确的错误——通常是非常复杂和昂贵的。发现的问题简单地实现解码算法,或者等价代码可以解码简单地与现有的方法,也许是今天优秀的编码理论尚未解决的问题。国防部——一步毫升可解码编码errorcorrection能力和高的线性循环块代码,[7],[8]和[9]。

从上面的数学关系,得到以下结果:

IV.EXISTING方法

MLD基于数字的奇偶校验方程相互正交,因此,在每个迭代中,每个码字只参与一个奇偶校验方程,除了第一位导致所有方程。出于这个原因,大多数这些奇偶校验方程决定的结果的正确性当前在解码,[7],[10]和[11]

一个通用的内存系统的原理是使用图1中描述的ML译码器。最初,编码数据词汇,然后存储在内存中。内存读取时,码字然后美联储通过ML译码器之前发送到输出进行进一步处理。在解码过程中,数据从所有bit-flips词是纠正可能遭受而被存储在内存中。

有两种方法来实现这种类型的解码器。第一个被称为i型ML译码器,决定,对XOR组合的综合症,哪些部分需要修正。第二个是直接计算的二型ML译码器的码字比特信息正确性的当前位解码。两者都非常相似但在实现中,ⅱ型使用更少的地区,因为它不计算综合症作为中间步骤。

答:普通ML译码器

ML译码器是一个简单而强大的译码器,能够纠正多个随机bit-flips根据奇偶校验方程的数量。

它由四个部分组成:

1)循环移位寄存器;

2)一个XOR矩阵;

3)大多数门;和

4)纠正码字位在解码的XOR,见图2。

输入信号是最初存储在通过所有的水龙头循环移位寄存器和移位。中间值在每个水龙头然后用来计算校验和的结果从XOR矩阵方程。周期的,结果已经达到最后的利用,产生输出信号(输入)的解码版本。正如之前提到的,输入可能对应于错误的数据损坏软错误。为了处理这种情况,解码器会表现如下。在最初的一步,码字的加载到循环移位寄存器,译码开始通过计算XOR的奇偶校验方程的矩阵。由此产生的资金然后转发到多数门来评估其正确性。如果1收到的数量大于0的数量,这意味着当前在解码是错误的,和一个信号正确触发。否则,根据解码将是正确的,不需要额外的操作。

在下一步中,寄存器的内容是旋转,重复上述过程,直到所有码字比特已经处理。最后,奇偶校验的金额应该是零,如果码字已被正确解码。

b .多数逻辑译码器/探测器(MLDD)

另一个现有的方法是基于使用差集循环码(国防部)。这段代码是LDPC码的一部分,而且,根据它们的属性,他们有以下属性:

一个¯§纠正大量错误的能力;

一个¯§稀疏编码,解码和检查电路synthesizable到简单的硬件;

一个¯§模块化的编码器和译码器模块,允许一个有效的硬件实现;

一个¯§清洁分区的信息系统的代码结构和代码在内存碎片。

国防部的一个重要的事情是它的系统分布允许ML译码器来执行错误检测在一个简单的方法,使用奇偶校验和。然而,当多个错误积累在一个词时,这种机制可能表现不好,因为在接下来的解释。

一般来说,解码算法仍然是一样的一个平原ML译码器的版本。不同之处在于,而不是解码处理所有码字位的ML译码周期期间,该方法停止在中间第三周期

如果前三周期的解码过程,评价XOR矩阵的{Bj}是一个¢0,一个¢确定码字无误,直接转发到输出。如果{Bj}包含在三个周期至少一个¢1,一个¢现有方法将持续整个解码过程,以消除错误。

额外的硬件执行上面的错误检测见图:

i)触发器的控制单元完成国旗当第三周期和后没有检测到错误

(二)三态缓冲的输出。

三态输出缓冲区总是在高阻抗,除非控制单元发送完成信号移位寄存器的当前值是转发到输出。控制单元管理的检测过程。它使用一个计数器计数三,前三个相区别ML译码的迭代。在前三次迭代中,控制单元评估结合1的函数。这个值是输入一个三级移位寄存器时,该基金持有的结果最后三个周期。在第三周期,得奖感言门口评估检测寄存器的内容。当结果是一个¢0,一个¢FSM发出完成信号指示词是错误处理。在其他情况下,如果结果是一个¢1,一个¢ML译码过程结束。

V。提出的方法

缺点出现在当前现有系统是消耗更多的周期检测故障的存在,如果接收到的码字无误,那么输出码字必须进行进一步的整个周期(例如,)码字包含N比特,然后码字必须进行整个N周期获得的输出。

为了克服这些缺点,强烈建议使用检测逻辑,一个额外的单元检测接收到的码字误差的存在。检测逻辑单元检测接收到的码字直接从内存之前允许探测器/校正器电路。如果收到的码字检测逻辑是无错的,如果它标识码字直接输入输出端口。否则,如果它是错误的码字,码字可以校正器电路和纠正输出得到的n周期。

例如,73位输入码字应用于检测逻辑(DL)直接从内存单元。DL检测是否接收到的码字从内存是否无误。DL需要3周期检测误差的存在。如果错误检测到接收到的码字,码字是直接应用到译码器单元而不是MLDD单元。因此,对于接受73位正确输入码字,修改MLDD单位仅消耗3周期检测过程和第三周期结束时,解码器获得输出码字。如果错误检测到接收到的码字,码字是直接送到MLDD单位。MLDD单位需要73周期校正误差的存在。因此,修改MLDD单位减少周期的数量需要获得输出码字。修改MLDD单位有能力任何情况下有四个bit-flips或更少。因为有五个bit-flips不是问题(因为奇数个错误总是矫正)。 For the 73-bit codeword, it is capable of correcting up to four errors. For 273-bit and 1057-bit input codeword, the codes can correct up to 8 and 16 errors respectively.

VI.SIMULATION结果

这种技术可以模拟不同长度的码字用ModelSim SE 6.2 b模拟工具。多数逻辑探测器检测到的事件抛在码字,N的处理步骤之后收到的码字与N的比特数。现有的多数逻辑探测器允许检测单比特翻转,两位翻转和三位翻转。

存在的任何一点翻转发生在接收到的码字是有效地检测到年底只有一个¯害怕一个½¯害怕一个½¯害怕一个½¯害怕一个½¢周期。因此,甚至一个单一的检测bitflip有必要继续到N步骤N位码字。仿真波形MLD单位,MLDD单元和修改MLDD单位73位输入码字如下所示:

结论

一些错误检测和校正技术在实践中,使用基于有效的错误检测码,比如,汉明码,RS码,如代码,但差集循环码是最适合内存的应用程序,因为它的属性,因为它具有线性分组码和循环码。这些代码并不仅限于内存的应用程序,但也适用于其他领域,如数据存储、卫星广播、互联网、深空通信等。

引用

c . w . Slayman¢缓存和内存错误检测、校正,减少地面服务器和工作站的技术,一个¢IEEE反式。设备板牙。Reliabil。,vol. 5, no. 3, pp. 397–404, Sep. 2005.
h . Naeimi和A . DeHon¢故障安全的编码器和解码器对于NanoMemory应用程序,一个¢IEEE反式。中国非常大。(VLSI)系统。,17卷,不。4,第486 - 473页,2009年4月。
美国林和d·j·科斯特洛的错误控制编码,第二版。恩格尔伍德悬崖,台北:普伦蒂斯·霍尔出版社,2004年。
Ghosh和p·d·林肯,一个¢低密度奇偶校验码的纠错纳米级内存,一个¢SRI第一版。科学。实验室。技术。众议员csl - 0703, 2007。
m·A·Bajura et al .¢模型和算法限制一个ECC-based子- 100 nm sram硬化方法,一个¢IEEE反式。诊断。科学。,vol. 54, no. 4, pp. 935–945, Aug. 2007.
r . Naseer和j·德雷珀¢DEC ECC设计改善记忆子- 100纳米技术的可靠性,一个¢Proc。IEEE欧洲,2008年,页586 - 589。
佩德罗Reviriego Shih-Fu Liu,胡安·安东尼奥·大师,“有效多数逻辑故障检测与差集编码记忆应用程序”,IEEE反式。在VLSI, 20卷,。1、2012年1月,p。没有148 - 156。
y加藤和t .盛田¢纠错电路使用差集循环代码,一个¢Proc。ASP-DAC, 2003年,页585 - 586。
e . J。韦尔登,Jr .)一个¢差集循环代码,一个¢贝尔系统。技术。J。,vol.45, pp. 1045–1055, 1966.
i s里德一个¢一类multiple-error-correcting编码和解码方案,一个¢愤怒反式。正无穷。理论上,4卷,38-49,1954页。
j·l·梅西阈值解码。剑桥,麻州:麻省理工学院出版社,1963年。