关键字 |
| 泄漏功率MOSFET, SRAM, SVL |
介绍 |
| 随机存取存储器是一种内存提供了直接访问任何芯片和字节寻址字节意味着任何字节都可以读或写的内容不考虑之前或之后的字节读写速度。RAM中扮演一个重要的角色在许多系统如计算机和通信系统;还有一些应用软件用于实现数字电路的RAM。它不再需要写一个字节,而不是阅读。RAM(也称为读写内存)被认为是易失性存储器,因为它的内容是失去力量时删除。计算机和其他类型的系统需要大量的永久性或半永久性存储二进制数据。记忆是一个系统的部分大量用于存储二进制数据。 |
| 内存单元是一个二进制的设备信息的存储和传输的信息可以在需要的时候进行处理。从输入设备接收二进制信息存储在内存和信息转移到一个输出设备是来自记忆。目前有两类的内存使用;半导体和磁性在每个类别不同的内存类型,一般半导体记忆是用于小容量和更快的访问应用程序。 |
| 通常内存包含下面的连接: |
| 吗?地址线意味着它定义了内存位置选择读或写。 |
| 吗?输入/输出数据行意味着它定义了数据从内存中读或写。 |
| 吗?写启用(我们)是一个控制输入,选择之间的内存读写操作(通常活跃低)。 |
| 吗?允许输出(OE)是一个控制输入,使输出缓冲区读取数据的内存(通常是积极的低)。 |
| 吗?内存芯片选择(CS)选择(通常活跃低)。 |
| 吗?电源提供了必要的力量和读或写操作电路。 |
现有的方法 |
| 答:9 t SRAM |
| SRAM由一个简单的锁电路有两个稳定的操作点。SRAM每一点也需要九个晶体管。新九晶体管(t) 9日SRAM单元与减少泄漏功耗和增强数据稳定性提出了。9 t SRAM实现降低功耗SRAM单元和位线泄漏。新的SRAM单元的泄漏功耗降低了99.99%,相比传统nine-transistor (t) 9日SRAM细胞。9 t SRAM单元由两个读和写操作的数据访问机制。读操作期间,存储节点是完全孤立于行。9记忆t细胞有九个晶体管(N1、N2, N3,陶瓷,它们被N6, N7, P1, P2)与最小大小的设备实现两级联动态逆变器(P1、N1、N2, P3,陶瓷和N3)操作在不同的时钟频率。读位线的电压降由于泄漏电流仍足够小保留数据的正确性。 |
| b .读操作 |
| 读操作期间提单和BLB高。读逻辑„0 ?节点是接地,晶体管P1and P2将在国家电压放电通过访问晶体管通过P1和P2 N3。在这段时间节点提单高使得晶体管N1和N2的指控访问晶体管陶瓷得到如图3.1所示。读出放大器检测逻辑的提单和BLB水平。如果提单是放电数据读取„0 ?。同样读逻辑„1 ?节点提单接地,这样晶体管N1和N2在国家通过访问晶体管电压放电通过N1和N2陶瓷。性能是一个重要的问题在SRAM设计将对这些模块的需求不断增加。 |
 |
| c写操作 |
| 在写操作提单和BLB应该是相辅相成的。编写逻辑„0 ?必须检查的初步条件。如果以前存储的值是„1 ?提单的状态节点和节点BLB高很低。因此写逻辑„0 ?力节点B高从而节点电压在提单将通过P1和P2出院。同样写逻辑„1 ?检查以前存储的值的节点B和提单。如果之前存储值是„0 ?提单的状态节点低和节点提单很高。 Therefore to write logic „1? force node BL to high thereby the node voltage at BL will be discharged through BLB. For write stability the aspect ratio of the transistors N1 should be lesser than N4. |
 |
| 这个参数PU定义写存储器单元的稳定性。在这个提议9 t SRAM的跨导比率(βP /βA < 1)是由比1小。 |
该方法 |
| 答:可控电压水平 |
| 可控电压水平(SVL)电路可以提供的最大直流电压activeload电路在请求或可以减少提供的直流电压的负载电路待机模式。这种SVL电路可以大大减少备用泄漏功率CMOS逻辑电路以最小的开销的芯片面积和速度。SVL也适用于记忆和注册,因为这样的电路可以保留数据即使在待机模式。有两个著名的技术,降低泄漏功率(Pst)。一个是使用multithreshold——电压互补金属氧化物半导体(MTCMOS)。它有效地降低了Pst断开电源通过使用高Vt MOSFET开关。严重的缺陷如记忆和拖鞋不能保留数据。其他技术包括通过使用一个变量阈值电压互补金属氧化物半导体(VTCMOS)这降低了Pst通过增加substrate-biases还面临着一些严重的问题,如大面积的点球和一个大功率损失由于衬底偏置电路漏电功耗要求低的供应。基本的想法是,当SRAM细胞处于活跃模式意味着,CL低。在噪声容限和没有退化。 During standby mode, CL is high and reduced supply voltage is given to SRAM cell. This reduces the leakage current and also reduces noise margin. |
| b .改进可控电压电平电路 |
| 上层SVL电路 |
| 上SVL电路MOS晶体管的阻抗与晶体管的宽度增加。PMOS1拥有宽度意味着它提供非常高的路径之间Vdd和Vd阻力。NMOS1和NMOS2形成一个读写工作在正常模式下的细胞。NMOS2充当一个电阻器在主动模式减少当前连接上层SVL电路漏电功耗降低。 |
| 低SVL电路 |
| 降低SVL电路MOS晶体管的阻抗与晶体管的宽度增加。NMOS3拥有宽度意味着它提供非常高的路径之间vdd和vd阻力。NMOS3 SVL工作模式和PMOS2 PMOS3在细胞的正常模式工作。PMOS2作为减少泄漏功率电阻器。低SVL电路包含一个n-SW和m p-SW串联连接在图3位于地面电源和负载之间的电路。低SVL电路不仅为有功负载供电的电路通过对n-SW还供应VSS备用负载电路通过使用p-SWs。 |
| 这两个技术降低漏电流。SVL电路的作用是减少泄漏电流在备用模式或持有模式,因为漏在站在模式可以破坏细胞当输入逻辑1和0的SVL电路我们可以说细胞处于保持状态。在这种模式下NMOS8上SVL电路和PMOS4低SVL电路相比,减少泄漏。NMOS9 PMOS3和降低泄漏功率。在其他模式下细胞是正常的读和写操作。以写模式SVL提供噪声容限的扩张。 |
| c t SRAM SVL 9 |
| 9 t SRAM由上层SVL和低SVL 9 t SRAM实现降低功耗SRAM单元和位线泄漏。新的SRAM单元的泄漏功耗降低了99.99%,相比传统nine-transistor (t) 9日SRAM细胞。9 t SRAM单元包括两个读和写操作的数据访问机制。在一次读操作的存储节点是完全独立的。9记忆t细胞有九个晶体管(N1、N2, N3,陶瓷,它们被N6, N7, P1, P2)与最小大小的设备实现两级联动态逆变器是显示在图4.3 (P1、N1、N2, P3,陶瓷和N3)操作在不同的时钟频率。 |
| d . 6 t与SVL SRAM |
| 6 t SRAM由一个简单的锁电路有两个稳定的操作点。SRAM需要六个晶体管每一点也称为完整SRAM单元(P1, P2 N1 N2 N3陶瓷)如果选择存储单元通过提高电压的字线“1”通过晶体管N3和陶瓷打开显示在图5一旦SRAM单元选择一个可以执行读或写。 |
| 存储单元的逻辑“1”位线(提单)被迫逻辑“0”的数据写电路。这个动作把司机晶体管晶体管M3, M4迫使问逻辑“1”。当逻辑“1”存储在细胞和以读其阀的电压列(BLB)略拉晶体管P1 N3。这个小位线电压差是感知的数据读取电路和放大输出的逻辑“1”。在阅读王电压提高了,而存储单元排放BL(点线)或BLB(位线补)根据存储数据读周期的最后,积极提供铁路劳工统计局提供的回报。在写模式西城和劳工统计局被迫提高电源(取决于数据)。在保持状态,西城举行低,劳工统计局VDD左浮动或驱动。当一个常规SRAM单元读操作,通过门打开,把节点存储非零值的逻辑“0”。这降低了读核率,特别是在低电源电压利用和读核率非常低。 |
仿真结果 |
| 仿真结果执行使用Tanner EDA工具在125纳米技术与电源电压从5 v和操作频率50 mhz。建立一个公正的测试环境上的每个电路测试相同的输入模式。下面的波形显示了输入与SVL提出9 t SRAM wr, rd和提单和各自的输出是q和qb |
| 下面的波形显示了输入提出6 t存储器读rd提单和q和qb blb和各自的输出。 |
性能分析 |
| 比较表描述了晶体管供电范围。结果表明,该技术具有最小功率和晶体管计数。 |
结论 |
| 改善的效果SVL电路描述泄漏电流通过负载电路实现。改进SVL电路和负载电路是由使用坦纳技术设计的。亚阈值记忆设计在过去几年获得了广泛的关注,但他们中的大多数使用大量的晶体管来实现子阈值区域操作。我的优点不同的模式。Vds e其操作模式是高负载电路和高速操作在备用模式下,高Vt通过负载电路漏电功耗最低备用,高噪音immuntiy、待机功耗和延迟。在未来可以实现SVL方法在DRAM由于低成本和减少的晶体管数量。 |
表乍一看 |
 |
| 表1 |
|
数据乍一看 |
|
|
|
|
引用 |
- Y。钟,共晶李“Differential-read对称8 t SRAM位单元与增强数据稳定”电子信件Vol.46第182 2013年9月
- l常,et al,“一个8 t-sram可变性宽容和低压操作在高性能缓存”IEEE solid-statecircuits学报,43卷,没有。2013年4月4日
- V。古普塔和M。茴香酒,“统计6 t SRAM的设计细胞”IEEE电路和系统卷。57岁。2012年1月1日。
- z刘和V。Kursun”特征的小说Nine-Transistor SRAM单元”IEEE超大规模集成(VLSI)系统,16卷,没有。2012年4月4日。
- Kaur s, a Kumar“分析低功率SRAM存储单元使用Tanner工具”IJECT 3卷,问题1,2012年1月- 3月。
- 马丁•Mangla低功率SRAM电路设计,电子和计算机工程系,阿尔伯塔大学,IEEE 2013。
- Sanjay Sharma ShyamAkashe、MeenakshiMishra和“自我可控电压电平为低功率电路,高速7 tsram细胞45 nmtechnology”, 2012年IEEE反式
- 盛林,勇·本·金,Fabrizio Lombardi“低漏9 SRAM t细胞对超低功率操作“ACM GLSVLSI吗?08年,2013年5月4 - 6日
- TadayoshiEnomoto manuscript公司奥卡河“Self-Controllable-Voltage-Level (SVL)电路低功耗、高速CMOS电路”
- R。万卡特拉曼·莱马克里斯et al .,“高度可制造的设计、分析和发展6 t SRAM bitcells SoCapplications,“IEEE反式。电子设备,52卷,没有。2,页218 - 226。
|
菜单
