关键字 |
| 多相大批杀害过滤器,布斯乘数,BFD乘法器架构、面积、功耗,携带向前看加法器,速度。 |
介绍 |
| 多重速率的大量毁灭/插值过滤器是在信号处理的基本组成部分在星载仪器有限脉冲响应(杉木)过滤器通常用于非线性群延迟和有限精度效应最小化。级联(多级)设计的多速率冷杉(MRFIR)过滤器是进一步用于如何变化比大,为了降低所需的吞吐量,同时实现类似或更好的性能比单级设计。传统的表示和实现MRFIR采用多相分解原始滤波器的结构,其主要目的是只计算需要输出以尽可能低的采样率。 |
| 最近,有快速进展领域的多重速率的数字信号处理。的应用多重速率的系统包括子带编码的视频,音频,和语音信号,使用数字滤波器银行快速变换,小波分析的所有类型的信号,和许多其他领域。在多重速率的系统中,大量毁灭和插值过滤器是最重要的基石。大量的文学处理大量毁灭和插值滤波器的理论和设计。 |
| 然而,问题的VLSI实现方案多重速率的过滤器还没有被彻底调查。因为处理时间的速度和硅面积是关键因素在VLSI实现一个可扩展的实现方案灵活高效地实现多重速率的FIR滤波器提出了。 |
| 信息技术的进步和超大规模集成问题需求的增加导致了几种优化算法和技术的快速发展。低功耗和较小的区域是一些最重要的标准DSP系统和高性能系统。DSP系统组件公差和环境变化不太敏感、系统的动态范围可以增加了浮点运算[2]。多重速率的处理在许多领域产生的数字信号处理。 |
| 多频信号处理应用程序包括数字音频磁带,transmultiplexers,子带编码、语音处理、模拟语音隐私系统等[1]。在数字音频,约32 kHz的采样率转换44.1 kHz和44.1千赫至48 kHz,反之亦然。符号率处理、比特率处理和采样率处理的数字通信信号处理问题[3]。多相分解是最重要的一个技术用于多重速率的信号处理。多相结构利用冷杉滤波器导致非常高效的实现。因为FIR滤波器是有条件地稳定和线性相位滤波器。线性相位,相位延迟和群延迟必须是一个常数。在数据通信中,如果一个脉冲抹那么接收信号不期望的信息传递给目标用户。因此,线性相位FIR滤波器的固有财产。 |
| 精确的线性相位IIR滤波器无法实现。它只能用FIR滤波器实现。遗传算法找到多级参数组合用于多级抽样率转换数字滤波器设计[4]。一位优化算法用于高速冷杉的设计大量毁灭过滤器[5]。高效的FIR滤波器实现通过使用收缩分解[19]。功耗是迅速变化的因素,是当今重大挑战性问题之一。德州仪器使数字电路不需要电源。 |
| 特别是对植入式心脏人工移植和人工助听器等设备,它们是针对设备将从体温。功耗最小化是通过减少切换活动因素,通过最小化操作数在滤波器结构。转换活动减少了加法器和柜台[8]。乘数的区域和力量略低于优化树乘数同时保持类似的延迟[9]。能耗的减少是通过改变被乘数软件没有任何硬件修改[10]。优化华莱士树和流水线技术被用来设计一个权力意识到展台乘数[11]。SPST(寄生功率抑制技术)应用于乘数的高速和低电力目的[12]。低功率固定宽度因子用于提高速度,大大减少电力和区域[13]。低功耗结构称为旁路零,饲料直接(BZ-FAD) shift-andadd乘法器架构大大降低了切换活动[7]。摘要冷杉过滤器与权力高效布斯乘数是首选来降低功耗。 |
| 介绍了多相乘数与高速低功耗的设计展位使用携带有预见性的加法器乘法器架构。这提供了降低功耗以及增长速度相比传统的乘数。 |
提出了多相大批杀害过滤器 |
| 一个过滤器可以用几种方法如直接形式来实现,级联形式,线性相位和多相实现。当滤波器的传递函数分解成子分支的数量,这个过程被称为多相实现[1][2][3]。 |
| 答:多相滤波器 |
| 有限脉冲响应(杉木)滤波器是一个零相位滤波器的大小等于团结通带和阻带零[3]。冷杉差分方程所描述的系统是“(1)”所示。 |
 (1) |
| k b滤波器系数,x (n) & y (n)输入和输出序列。等效系统功能在“(2)”。 |
 (2) |
| 此外,冷杉的单位样本响应系统滤波器系数是相同的。可以设计提供精确的线性相位FIR滤波器在整个频率范围内,总是BIBO稳定独立的滤波器系数。 |
| N阶的线性相位数字滤波器的特点是一个对称的脉冲响应了“(3)”。 |
| h (n) = h (n−n) (3) |
| 冷杉的或非对称脉冲响应滤波器在“(4)” |
| h (n h (n) =−−n) (4) |
| 对称或不对称属性的线性相位数字滤波器可以利用减少乘数的总数近一半的直接传递函数的形式实现。 |
| 在一般情况下,传递函数的L-branch多相分解N的传递函数是由“(5)”。 |
 (5) |
| 数字滤波器实现基于多相分解导致平行结构。说明这种方法,一个随意的冷杉传递函数H (z)的长度9给出“(6)”,这是一个函数的滤波器系数(k), 0≤k≤8。 |
| H (z) = H (0) + H (1) z−1 + ........+ h (8) z−8 (6) |
| 上面的传递函数可以表示为两项的总和,包含偶数的一项系数,另一个包含由奇数系数 |
 |
| 分组相同的方程不同,传递函数的形式是重新子乐队”(7)所示。 |
 (7) |
| 方程(7)表示图1的示意图。结构有延迟,乘数和蓄电池。 |
| b .移项多相大批杀害过滤器 |
| 杀害多人者的大量毁灭因素D, D是一个正整数输出序列发展y (n)与采样率(1 / D)输入序列的x (n)。这是实现通过保持每个潜孔样品之间的输入序列和删除d 1样品连续样本。结果,所有的输入样本与指数等于整数的D保留多个输出和所有其他人都丢弃,生成输出序列根据给定的关系在“(8)”。 |
| y (n) = x (nD) (8) |
| 才导致混叠,避免混叠效应ant混叠滤波器称为低通滤波器是使用过抽样[17]。 |
| 的转置形式大量毁灭过滤器用于本文以避免移位寄存器用于抽头延迟结构。这里,x (n)进入过滤采样率,fs,应用于所有的同时利用乘数。转置过滤阶段的数量取决于大量毁灭的价值系数和系数的数量。阶段的数量等于系数的数量除以大量毁灭的因素。如果不大量毁灭的倍数因子系数然后添加0。 |
| 提出了转置的结构形式的多相滤波器大量毁灭的三个因素是图2所示。在这种结构中,在每个周期中,输入x (n)是通过利用乘数。最初给定的输入序列x (n)是通过一个并行输入串行输出移位寄存器(庇索)。 |
| 庇索给三个子滤波器的输出部分的输入序列是并行处理的形式通过串行输入并联输出移位寄存器(桃花心木)。每个部分,输入与系数的乘积。由于并行处理,这种结构能提高操作的速度。系数值循环采样率,但系数的指数在任何给定的时间由D,大量毁坏率。 |
 |
| 乘以系数的样本,但是输入样本和系数改变在每个周期。蓄电池的作用是积累的价值乘数每3 (D)周期。携带有预见性的加法器是用于执行除了为了增加操作的速度。摧毁输出y (n)是获得使用此多相结构。 |
 |
乘法器架构 |
| 有几个乘数可用来执行乘法。并添加转变,传统BFD乘法,乘法和虚假的权力压制的一些技术用于执行乘法。摘要布斯乘数比较传统和BFD乘数。 |
| 布斯乘数: |
 |
| 它是一个强大的有符号数的乘法的算法,把正面和负面数据一致。 |
| 对标准add-shift操作,每个乘数位生成一个多个被乘数的添加到部分产品。如果乘数非常大,那么大量的被乘数必须补充道。在这种情况下,延迟乘数主要是由增加的数量决定。如果有一种方法可以减少的数量增加,性能会更好。 |
| 布斯算法是一个方法,将减少被乘数倍数。对于一个给定的数字表示,高表示基数导致更少的数字。自K位二进制数可以解释为K /便是radix-4号码,K /三位数radix-8号码,等等,它可以处理多个乘数在每个循环利用的高基数乘法。这是Radix-4的例子所示。 |
 |
| 如上图所示,如果基数4中做乘法,在每一步中,部分产品术语(Bi + 1 Bi) 2需要形成并添加到累积部分产品。而在radix-2乘法,部分产品矩阵中的每一行的点代表0或必须包括一个移位和补充道。 |
| 下面的表1用于将一个二进制数转换成radix-4号码。最初,“0”是放在最右边的乘数。3位被乘数的记录根据下表或根据以下方程: |
| 子习= 2 + 1 + 11 +ξ1 |
| 例子: |
| 乘数= 0 1 0 1 1 10 |
| 然后一个0是放在最右边为0 |
| 1 0 1 1 10 0 0补充道 |
| 3位数选择一次最多重叠的左位如下: |
 |
| 例如,一个无符号数可以被转换成一个signed-digit数基数4: |
| (10 01 11 01 10 10 11)2 = (2 2 1 2 1 1 0 2)4 |
| 乘数bit-pair重新编码表3.2所示 |
 |
| 这里2 *被乘数实际上是2 s补的被乘数的等价左移一个位置。另外,+ 2 *被乘数被乘数左移一个位置相当于乘以2。进入±2 *被乘数到加法器,一个(n + 1)位加法器是必需的。在这种情况下,被乘数抵消一点进入左边的加法器,而低阶被乘数位置添加0。每次部分产品是向右移两位位置和信号扩展到左边。在每个add-shift周期,不同版本的被乘数被添加到新的部分产品取决于上述方程来源于bit-pair重新编码表。 |
| 让我们看看一些例子: |
 |
| b .携带有预见性的加法器(CLA) |
| 超前进位加法器(CLA)解决了携带延迟问题,提前计算传递信号,根据输入信号。它是基于事实,会产生一个携带信号两种情况:(1)当位ai和bi都是1,或(2)当一个两位是1,都是1。因此,一个可以写, |
 |
| 上述两个方程可以写成两个新的信号π和胃肠道,如图4所示: |
 |
 |
| π和胃肠道被称为套利产生和传播方面,分别。注意,生成和传播方面只取决于输入比特,从而将有效的1和2门延迟后,分别。如果使用上面的表达式计算传递信号,不需要等待携带波及所有前一阶段找到其合适的值。让我们把这个弄清楚4比特加法器。 |
| 把我= 0,1,2,3在方程5中,我们得到了 |
 |
| 实现观测: |
| 说明了该算法的实现各种图形视图的形式在FPGA实现的过程中获得的。图给出了集成的综合报告插入器和杀害多人者模块是由门级网表的模型电路在Verilog HDL描述。图显示了RTL视图的算法而图描述了目标FPGA器件的技术示意图。 |
结果与讨论 |
| 在本文中,我们提出了如何使FIR滤波器适用于多个采样率的帮助下插入器和杀害多人者。减少我们使用低复杂度冷杉滤波器设计复杂性的帮助下可编程方法转变。本文提出的技术能够减少杀害多人者过滤器和插入器滤波器电路的复杂性在DSP处理多个采样率是必需的。 |
| 多相大批杀害过滤器设计和验证使用Xilinx 14.3和ModelSim 6.3 g。Xilinx仿真结果如下。RTL(寄存器传输逻辑)示意图布局、技术原理图的布局和设计总结多速率滤波器如下所示。6。结果是乘法器的输出是16位宽。下面的图显示了详细的RTL乘法器结构的示意图。 |
 |
 |
 |
 |
 |
结论 |
| 本文与高速多相大批杀害过滤器,展台面积和功率效率乘法器架构提出了。各种片数量等关键性能指标,最大工作频率,附近地区的数量,输入-输出债券,功耗,设置时间,保存时间,源和目的地之间的传播延迟估计滤波器的长度9 (N = 9)。功耗在多相略有减少大量毁灭过滤器使用这种低功耗乘法器架构相比,传统的转变和添加乘数和BFD乘数。 |
优点: |
| 这项工作的优势是它降低复杂性进而减少面积,功耗,提供更高的吞吐率,更高的处理速度,快速计算,LFSR可以快速传输序列表明高精度相对时间偏移和许多更多。 |
引用 |
- 肖恩咖啡皇”,连续变量部分杀害多人者”,Xilinx, xapp936 (v1.1), 2007年3月5日。
- 约翰·G。Proakis DimitrisG。Manolakis”,数字信号rocessing原理、算法和应用程序”,第四版,2006年印度,普伦蒂斯霍尔。
- 最大功率Vaidyanathan,“多重速率的系统和过滤器银行”,ISBN 978 - 81 - 7758-942-9,培生,第五印象,2011。
- Der-Feng黄,Shau-Ren挂,“多级多频滤波器的最优结果音频信号采样率转换通过遗传算法方法”IEEE 2009。
- 安东片断和奥斯卡Gustafsson”位优化冷杉过滤器体系结构为高速大量毁灭应用”,IEEE 2008
- AbdSamadBenkrid,会员,IEEE, KhaledBenkrid IEEE高级会员。“小说Area-Efficient FPGA架构与对称FIRFiltering信号扩展”,IEEE超大规模集成电路(VLSI)系统,17卷,没有。2009年5月5日。
- m . Mottaghi-Dastjerdi A Afzali-Kusha, m . Pedram“BZ-FAD低功耗低压区乘数基于Shift-and-AddArchitecture”,卷7,不。2、2009年2月。
- 灯光。Marimuthu Dr.P。Thangaraj Aswathyramesan,“低功率并添加乘法器设计”转变,国际期刊的计算机科学和信息技术,卷2,3号,2010年6月。
- 黄市志和米洛斯·d·Ercegovac“高性能留给——对阵列乘法器的设计”,计算机科学部门,加州大学洛杉矶CA 90095。
- Kyungate汉,“数据字减少低功率信号处理软件”,最终报告,May13, 2004。
- Hanho李,“节能可伸缩的管线式布斯乘数”,IEICE反式基本面vol.E88-A, N0.11, 2005年11月。
- K.-H。陈和Y.-S。楚。“虚假的低功率倍增力量压制技术,“IEEE反式。中国非常大。(VLSI)系统,vol.15, 7号,页。846 - 850年,2007年7月。
- J.S.二王,灯光郭,T.H.杨”,低功耗宽度固定的数组乘数,“Proc.IEEESymp。低功率电子。Des, 2004年,页307 - 312。
- 副总裁纳尔逊,高韧性纳格尔,最初卡罗尔和系统大卫,“数字逻辑电路分析与设计”,恩格尔伍德悬崖,台北:普伦蒂斯·霍尔出版社,1996年。
- 纽约。沈和O.T.-C。陈,“低功率因子通过最小化切换部分产品的活动,“在Proc.IEEE Int.Symp.CircuitsSyst。,2002年5月,第1辑,pp.93 - 96。
- O.T.Chen, S。王,Y.-W。吴”,部分产品设计低功耗最小化切换活动乘数”,IEEE反式。中国非常大。(VLSI)系统。,vol.11,不。3,pp.418-433, Jun. 2003.
- TapioSaramaki罗伯特•Bregovic丫小君玉,勇Ching Lim“线性相位FIR滤波器的高效实现理性采样率转换”,IEEE 2006。
- 阿尔文·约瑟夫·j·唐欢乐Alinda雷耶斯,”比较分析低功率乘法器架构的“2011亚洲第五造型研讨会,IEEE 2011。
- ShrutisagarChandrasekaran Pramod Kumar默赫,abb剧中“FIR滤波器的FPGA实现高效和灵活Systolization使用分布式算术”,IEEE信号处理,VOL.56, 7号,2008年7月。
|
菜单
(1)
(2)
(5)
(7)
