关键字 |
| 绝热、超大规模集成CMOS、香料、绿色计算 |
介绍 |
| 今天的VLSI设计的主题和嵌入式系统的研究是绿色技术——一个新的电子时代,探讨了VLSI的能力和嵌入式电路和系统环境的积极影响。需求设计节能的超大规模集成电路,提高高耗能的应用程序的效率,开发智能监控系统使用集成电路或嵌入式系统利用新颖的绿色技术。绿色技术是指电子电路不应该影响我们的环境。低功率绿色应用程序的有前途的技术之一是绝热技术。能耗最关注的问题之一是超大规模集成电路(VLSI)设计,为互补金属氧化物半导体(CMOS)是主要的技术。今天的关注低功率不仅是因为最近的不能满足日益增长的移动和无线应用程序。甚至在移动时代之前,功耗一直是一个基本问题。解决功耗问题,许多研究者提出不同的想法从设备到建筑级别及以上水平。但是,没有统一的方法来避免权力之间的权衡,延迟和面积;设计师需要选择合适的技术,满足应用程序和产品需求。 Power reduction is one of the primary concerns in VLSI design methodologies because of two main reasons. One is the long battery operating life requirement of mobile and portable devices and second is due to increasing number of transistors on a single chip leads to high power dissipation and it can lead to reliability and packaging problems. |
绝热开关 |
| 可以减少功耗使用不同的技术在不同的抽象级别的集成电路设计过程。一般方法在降低功耗电路水平降低电源电压,减少切换活动或降低负载电容。另一种方法来减少功耗在电路级的循环能源使用交流电源节点的参数。原则被称为绝热从热力学。在文学中,有两种类型的绝热电路提出了一个full-adiabatic和其他准绝热的或部分绝热电路[7]。在绝热电路,能量耗散可以被分为两个部分。一个是绝热损失;另一个是非绝热损失。当电流流经晶体管,绝热损失是由开关晶体管的阻力。与操作相关的频率。 In adiabatic charging, the increase of a transition time will make decrease of energy loss. But we can't avoid an adiabatic loss [4, 7]. The non-adiabatic loss occurs due to threshold voltage of transistor. This loss is not related with operating frequency. It is related to the voltage drop, the node capacitance and the cascading time. Adiabatic switching which ideally operates as a reversible thermodynamic process, without loss or gain of energy. Adiabatic computation works by making very small changes in energy levels in circuits sufficiently slow, ideally resulting in no energy dissipation. There are two types of adiabatic Logic families one is fully adiabatic circuit which is arbitrarily slow. They lose arbitrarily little energy per operation and almost all of the input energy is recovered in that type of circuit. Another type of adiabatic logic is partially adiabatic logic or quasi adiabatic logic. Here some amount of energy is recovered and some energy is lost due to irreversible, non-adiabatic operations [11]. Power loss in conventional CMOS transistors mainly occurs because of device switching and can be easiest understood by studying the CMOS inverter shown in Fig.1 |
 |
| 一个逆变器由上拉和下拉晶体管连接到电容c .打开网络把电容输出电压Vdd的水平。下拉网络打破了电容电压0 Vdd的水平。在这种情况下电容模型输出的扇出信号。晶体管是在它们之间的并行和串行与c更紧凑的模型,这是一个理想的开关和一个通道电阻R在饱和状态,如图2所示。 |
 |
| 逻辑电平设置为高时,有一个突然流动的电流电压源,通过理想的开关和集总电阻电容c突然改变电压水平在R占大量的能量损失在CMOS充电。让我们以输入电压= Vdd。当电压开关从0到Vdd |
| 我(t) = Vdd2 / R e-t / RC - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - (1) |
| P (t) = Vdd2 / R e - 2 t / RC - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - (2) |
| E = CVdd2/2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - (3) |
| 在常规CMOS电路,能量存储在电容器放电周期中消散在时钟的下降沿。能量存储在电容器不需要最小化,有必要减少能源浪费在晶体管网络以达到节省能源。 |
| 如果当前的驱动周期T,在一个循环中使用的总功率电路 |
| P = E / T = CVdd22 / T - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - (4) |
| 在绝热开关,我们使用低频率和恒流源电力损耗降到最低。 |
| E = P。Δt = CVdd 2 /Δt。r .Δt - - - - - - - - - - - - - - - - - - - - - - - - - - - - - (5) |
| 如果Δt非常长,是无限的,理论上不会有能量损失。无限的充电时间是不可能的。我们可以通过更换恒定的充电电流恒定直流电压供应与时变LC振荡器或司机。 |
绝热逆变器 |
| 有各种类型的绝热逆变器。在这里,我们将讨论其中的一些。像往常一样在绝热逻辑电路电源电压也充当一个时钟。出和生成,这样力量时钟发生器可以驱动一个常数负载电容输入信号独立的。在PFAL,门闩是由两个PMOSFETS和两个NMOSFETS和功能块与PMOSFET传播。所以,等效电阻需要起诉。(4、5)2 n-2n2p逻辑减少耦合效应。2 n-2n2p / ECRL的主要优势是,交叉耦合的MOSFET开关导致没有浮动o / p。积极反馈绝热逻辑(PFAL)显示最低的能源消耗如果比其他类似的家庭,所有的主要部分PFAL盖茨是一个绝热的放大器,一个门闩由两个PMOS和两个NMOS。这两个n-trees实现逻辑功能。 2N-2N 2P is a modification to ECRL logic. Here the coupling effect is reduced .It has cross coupled latch of two PMOSFET and two NMOSFET. CAL means cascadable adiabatic logic circuits. This circuit consists of one PMOSFET and a diode in parallel with one NMOSFET and a diode, which in turn are connected in series with the load capacitance C. The supply voltage VDD is a slowly varying triangular voltage or a pulsed power supply. The PMOSFET and diode provide a charging path, and the n MOSFET and diode provide a discharging path for the load current. In CPAL inverting buffers perform restoration of logic levels at the output. Inverting buffers allow driving large capacitive loads. The PMOS switch performs swing restoration. The PMOS transistors should be properly sized so that the circuit can function correctly [6]. Here we use ramped power clock as power supply instead of constant DC power supply for less power dissipation. In DCVSPAL we use complementary outputs so that it is called dual rail logic. The PMOS latch performs the swing restoration and the time varying ramp is used as power supply instead of constant dc power supply but due to the floating output there is some amount of power dissipation. |
 |
 |
 |
 |
 |
|
引用 |
- n Weste和k . Eshraghian CMOS VLSI设计的原则:系统的角度来看,第二版》。纽约:Addison -韦斯利,1993。
- m . Pedram¢力量最小化在IC设计:原理和应用程序,一个¢ACM交易在电子系统设计自动化,1(1):3-56,1996年1月。
- w . c . Athas l . j . Svensson j·g·科勒,et al .,一个¢低功率数字系统基于adiabatic-switching原则,一个¢IEEE反式。在超大规模集成系统中,2(4):398 - 407年,1994年12月。
- j . s . denk¢回顾绝热计算,一个¢Proc.研讨会上的低功率电子产品,1994年,页94 - 97。
- MassoudPendram Jan Rabey低功耗设计方法:5 - 7,Kluwer学术出版社,第五edition.2002
- P.D. Khandekar Subbaraman, ManishPatil¢低功率数字设计使用能量回收绝热LogicA¢国际工程杂志》上,研究和工业应用,Vol1,不。三世,pp199 - 2081994, 94 - 97页。
- 年代。SamantaA¢A绝热ComputingA¢一个当代reviewA¢第四国际会议上计算机和通信设备:编解码器09年。加尔各答.2009。
- 年代。SamantaA¢权力有效的VLSI逆变器设计使用绝热逻辑并使用VLSI-EDA功耗估计ToolA¢ASpecialissue国际计算机通信技术杂志》上。卷2。isuue 2、3、4. pp300 - 303。2010年。
- lSvensson一个¢绝热SwitchingA¢在低功率数字CMOS设计,Kluwer学术出版社,1995年。
- J。Rabacy、数字集成电路、φ1996。
- 迪金森,A.G.和德克,j.s,Adiabatic Dynamic Logic, IEEE J. Solid-State Circuits, 1995, vol.30, no. 3,pp.311âÂÂ315.
- V。我Starosel,绝热逻辑电路:复习一下,俄罗斯微电子学,2002年,财团,1号,pp.37-58。
- 高桥y, y Fukuta、t .关根身上和m . Yokoyama 2 padcl:两相驱动绝热动态CMOS逻辑,Proc, IEEE APCCAS, 2006年12月,页1486 - 1489。
|
菜单
