关键字 |
| 绝热，VLSI, CMOS, SPICE，绿色计算 |
介绍 |
| 今天的超大规模集成电路设计和嵌入式系统研究的主题是绿色技术-电子的新时代，探索超大规模集成电路和嵌入式电路和系统对环境产生积极影响的能力。设计节能的VLSI电路，提高高耗能应用的效率，利用集成电路或嵌入式系统开发智能监测和控制系统以利用新型绿色技术的需求。绿色技术意味着电子电路不应该妨碍我们的环境。绝热技术是低功耗绿色应用中最有前途的技术之一。功耗是超大规模集成电路(VLSI)设计中最关注的问题之一，互补金属氧化物半导体(CMOS)是其主要技术。今天对低功耗的关注不仅仅是因为最近移动和无线应用程序的需求不断增长。甚至在移动时代之前，功耗就已经是一个基本问题。为了解决功耗问题，从设备级到架构级及以上，许多研究者提出了不同的思路。然而，没有通用的方法来避免功率、延迟和面积之间的权衡;设计人员需要选择适当的技术来满足应用和产品需求。 Power reduction is one of the primary concerns in VLSI design methodologies because of two main reasons. One is the long battery operating life requirement of mobile and portable devices and second is due to increasing number of transistors on a single chip leads to high power dissipation and it can lead to reliability and packaging problems. |
绝热开关 |
| 功耗可以通过在IC设计过程的不同抽象层次上采用不同的技术来降低。降低电路级功耗的一般方法是降低电源电压，降低开关活动或降低负载电容。另一种减少电路级功耗的方法是使用交流电源回收节点电容的能量。这个原理被称为绝热原理，是从热力学中提取出来的。文献中介绍了两种类型的绝热电路，一种是完全绝热电路，另一种是准绝热或部分绝热电路[7]。在绝热电路中，能量耗散可以分为两部分。一个是绝热损失;另一种是非绝热损失。当电流流过晶体管时，晶体管的开关电阻产生绝热损耗。这与工作频率有关。 In adiabatic charging, the increase of a transition time will make decrease of energy loss. But we can't avoid an adiabatic loss [4, 7]. The non-adiabatic loss occurs due to threshold voltage of transistor. This loss is not related with operating frequency. It is related to the voltage drop, the node capacitance and the cascading time. Adiabatic switching which ideally operates as a reversible thermodynamic process, without loss or gain of energy. Adiabatic computation works by making very small changes in energy levels in circuits sufficiently slow, ideally resulting in no energy dissipation. There are two types of adiabatic Logic families one is fully adiabatic circuit which is arbitrarily slow. They lose arbitrarily little energy per operation and almost all of the input energy is recovered in that type of circuit. Another type of adiabatic logic is partially adiabatic logic or quasi adiabatic logic. Here some amount of energy is recovered and some energy is lost due to irreversible, non-adiabatic operations [11]. Power loss in conventional CMOS transistors mainly occurs because of device switching and can be easiest understood by studying the CMOS inverter shown in Fig.1 |
 |
| 逆变器由连接电容c的上拉和下拉晶体管组成，上拉网络将电容输出电压拉到Vdd级。下拉网络将电容电压0从Vdd级下拉。在这种情况下，电容模拟输出信号的扇出。晶体管在它们之间并联，并与c串联。一种更紧凑的建模方法是在饱和模式下使用理想开关和通道电阻R，如图2所示。 |
 |
| 当逻辑电平设置为高时，突然有电流从电压源流过，通过理想开关和集总电阻到达电容c。电压电平在R上的突然变化导致了CMOS充电过程中大量的能量损失。设输入电压=Vdd。当电压从0切换到Vdd |
| 我(t) = Vdd2 / R e-t / RC -----------------------------------------------------( 1) |
| P (t) = Vdd2 / R e - 2 t / RC --------------------------------------------------( 2) |
| E = CVdd2/2 -----------------------------------------( 3) |
| 在常规CMOS电路中，存储在电容中的能量在时钟下降沿的放电周期中被消耗掉。储存在电容器中的能量不需要最小化，为了实现节能，有必要尽量减少在晶体管网络中浪费的能量。 |
| 如果电流以周期T驱动，则电路在一个周期内使用的总功率为 |
| P = E / T = CVdd22 / T ---------------------------------------( 4) |
| 在绝热开关中，我们使用低频恒流源来减少功率损耗。 |
| E = P。Δt=CVdd 2/ Δt。R. Δt ----------------------------(5) |
| 如果Δt非常长，即无穷大，理论上不会有能量损失。无限充电时间是不可能的。用时变LC振荡器或驱动器代替恒压直流电源，可获得恒流充电。 |
绝热逆变器 |
| 绝热逆变器有各种类型。这里我们将讨论其中的一些。通常在绝热逻辑电路中，电源电压也起时钟的作用。out和out都是产生的，因此电源时钟发生器可以始终驱动恒定的负载电容，而不受输入信号的影响。在PFAL中，锁存器由两个PMOSFET和两个nmosfet组成，功能块与传输PMOSFET并联。所以，等效电阻需要充电。[4,5] 2N-2N2P逻辑降低了耦合效应。与ECRL相比，2N-2N2P的主要优势是交叉耦合MOSFET开关不会产生浮动o/p。与其他同类产品相比，正反馈绝热逻辑(PFAL)具有最低的能耗。所有PFAL门的主要部分是一个绝热放大器，一个由两个PMOS和两个NMOS组成的锁闩。两棵n树实现逻辑功能。 2N-2N 2P is a modification to ECRL logic. Here the coupling effect is reduced .It has cross coupled latch of two PMOSFET and two NMOSFET. CAL means cascadable adiabatic logic circuits. This circuit consists of one PMOSFET and a diode in parallel with one NMOSFET and a diode, which in turn are connected in series with the load capacitance C. The supply voltage VDD is a slowly varying triangular voltage or a pulsed power supply. The PMOSFET and diode provide a charging path, and the n MOSFET and diode provide a discharging path for the load current. In CPAL inverting buffers perform restoration of logic levels at the output. Inverting buffers allow driving large capacitive loads. The PMOS switch performs swing restoration. The PMOS transistors should be properly sized so that the circuit can function correctly [6]. Here we use ramped power clock as power supply instead of constant DC power supply for less power dissipation. In DCVSPAL we use complementary outputs so that it is called dual rail logic. The PMOS latch performs the swing restoration and the time varying ramp is used as power supply instead of constant dc power supply but due to the floating output there is some amount of power dissipation. |
 |
 |
 |
 |
 |
|
参考文献 |
- N. Weste和K. Eshraghian, CMOS VLSI设计原理:系统视角，第二版，纽约:Addison - Wesley,1993。
- M. Pedram， â ' “集成电路设计中的功耗最小化:原理与应用，â ' ”电子系统设计自动化学报，1(1):3-56,1996年1月。
- W. C. Athas, L. J. Svensson, J. G. Koller等，â '  '基于绝热切换原理的低功耗数字系统，â '  ' IEEE Trans。光子学报，2(4):398- 407,1994年12月。
- J. S. Denker， â '  '绝热计算综述，â '  '，《低功率电子学研讨会论文集》，1994,pp. 94-97。
- Jan Rabey, MassoudPendram，低功耗设计方法:5-7,Kluwer学术出版社，第5版，2002
- P.D. Khandekar, S Subbaraman,ManishPatil â '  '使用能量回收绝热的低功耗数字设计Logicâ '  '国际工程研究与工业应用杂志，第1卷，No. 1。III, pp199-2081994，第94-97页。
- S.Samantaâ '  '绝热Computingâ '  '当代reviewâ '  '第四届计算机与通信设备国际会议:编解码器09。加尔各答.2009。
- S.Samantaâ '  '基于绝热逻辑的高效功耗VLSI逆变器设计及基于VLSI- eda的功耗估算Toolâ '  '国际计算机通信技术杂志专刊。卷2。isuue 2、3、4. pp300 - 303。2010.
- L.Svensson â '  '绝热Switchingâ '  '低功耗数字CMOS设计，Kluwer学术出版社，1995。
- J.Rabacy，数字集成电路，PHI,1996。
- 李志强，李志强，绝热动态逻辑，电子工程学报，1995,vol.30, no. 1。3, pp.311A¢315。
- 吴志伟，绝热逻辑电路研究进展，电子工程学报，2002,Vol.31, No. 1, pp.37-58。
- 高桥勇，富田勇，田川勇，横山明，2双相驱动绝热动态CMOS逻辑，电子工程学报，2006年12月，pp. 1486-1489。
|
菜单
