关键字 |
| 输出、ML-MAP BMU, SMU LLR、应用 |
介绍 |
| 介绍了涡轮码1993年由Berrou出版社。[1]。涡轮码在通信系统的优点是,它们使可靠通信性能接近理论极限由克劳德·香农[2]。无线网络的广泛部署,有巨大的兴趣设计涡轮解码器。已经有相当多的研究成果在这两个领域的迭代译码器设计和基于FPGA的计算平台。涡轮码有合理的复杂性和提供强大的纠错能力为各种长度和代码块率。为了解决电路复杂性问题,降低复杂性turbo译码器专门为当代FPGA设备优化[3]了使用译码器运行时动态重新配置,以应对变化的信道条件。 |
| 通道解码器芯片符合描述的3 gpp移动wirelessstandard Bickerstaff等[4]。低功率Log-MAP解码器的实现与降低存储要求基于优化映射算法,计算反向状态指标向前递归的方式已经被IndrajitAtluri新配方等[5]。基于原始地图turbo译码器修改了赛义德Ghazanfari Rad等[6]获得降低复杂性turbo译码器的方案。为了提供交叉数据译码器的速度,一个16位单指令多数据处理器已经配备处理元素。为了减少国家的内部位宽度指标,从而减少整个turbo译码器的能量耗散,技术描述了海升果汁刘等[7]。硬件架构修改Max-Log-MAP (MLMAP)算法使用麦克劳林级数已经提供的拉胡尔Shrestha和罗伊·支付[8]降低复杂性。架构的性能已得到改进与换档器更换所有的乘数和蛇。近似算法的设计和架构优化已被纳入radix-8日志——地图turbo译码器[9],减少关键路径,实现高吞吐量693 Mbps。但是硬件复杂性是线性增加。组合逻辑单元有四个减法器被马丁介绍I.del Barco公司等[10]改善turbo译码器的速度在增加硬件的成本。双流,turbo译码方案提出了Jaesung崔和宋吸引李[11]。 |
| 拟议的可重构turbo译码器基于ML-MAP算法与滑动窗口(SW)技术提供了灵活性选择约束长度的3、4和5,同时也减少了关键路径的turbo译码器,提供了高吞吐率。这是通过一个新的分支公制单位和国家设计指标分配技术。 |
提出了迭代的输出译码器 |
| 最初的涡轮代码使用两个递归系统卷积(RSC)编码器连接在平行并由一个伪随机的分界。每个率1/2 RSC编码器产生一组系统和奇偶校验位。整个代码分解成它的组成部分在每个解码器和每个组成部分的代码容易解码,因为其固有的结构[12]。约束长度的编码器K = 5是如图1所示。编码器由四个移位寄存器和四个模2条。 |
 |
| 的主要组件的输出解码器是公制单位前进状态,落后国家公制单位,假落后国家公制单位和似然比的计算单位。的体系结构提出了可重构的输出解码器figure.2所示 |
 |
| 在图2中,后进先出(LIFO)和先进先出(FIFO)内存单元用于存储输入数据符号和他们陪SW方法。类似的状态度量后进先出和LLR后进先出用于存储计算状态分别度量和对数似然比的值。传统地图解码过程延迟非常高的处理前后状态度量计算在所有格子。计算LLR值需要生成的状态度量值前后流程。因此,一个大的内存大小。需要存储的状态度量值进而依赖于输入数据块大小。SW方法提出工作减少输入数据划分成子块的内存大小。 |
分支公制单位 |
| 第一个计算块turbo译码算法分支公制单位(BMU)。传统的分支和州公制单位[13]由分支度量计算,添加、比较、选择和规范化流程。在拟议的工作,turbo译码器设计可以简化考虑Max-Log-MAP算法的不敏感的AWGN信道方差(No)噪音。如果AWGN信道噪声的方差是“2”分支度量方程,然后将没有乘法或除法。然后四个分支度量值 |
 |
| BMU基于上述方程的新设计如图3所示。 |
 |
| 输入数据和象征软输出反馈计算生成分支度量值。分支度量值被添加到状态度量值来生成新状态度量值为下一个循环。一般来说,国家公制单位(SMU)输出解码器应该包括国家正常化过程避免溢出的度量值。应该注意的是,国家指标不断增加的递归[14]。这个正常化状态度量值会导致一个复杂SMU也降低了设备的速度。这个问题是无效的建议的体系结构的分支度量值正常化。生成的分支度量值转换成绝对值相比(A)然后选择最大或最小分支度量值。这些过程在一个时钟周期内执行递归。分支度量规范化是通过以下方程 |
 |
| 在上面的方程中,γ是分支度量值,γ’是由最大分支度量值归一化值,γ”是最小分支度量值的归一化值。因此γ'总是等于零或小于零和γ”总是大于或等于0 0。 |
| 规范化分支度量值用于计算状态度量值。由于分支度量值归一化,国家有限长度的度量值降低。因此国家度量值不需要规范化。这个分支指标标准化方法会导致一个简单的SMU(添加、比较和选择),如图4所示。这种结构可以减少关键路径延迟通过消除传统SMU状态指标归一化过程中使用。这个添加比较选择单元(ACS)是基本单位来计算度量值。 |
 |
可重构状态公制单位 |
| 转发状态度量a是下一步的计算算法代表时间“k”状态的概率的概率状态实例。以前的时候它是计算方程 |
 |
| 落后的状态概率在每个州的格子每次“k”,鉴于所有的知识将来收到符号recursivelycalculated并存储。落后的状态度量b计算使用以下方程 |
 |
| 向后方向从格子的开始结束时间实例“k - 1”,考虑到概率时实例“k”。落后的状态度量计算完成后才可以开始计算的分支公制单位。州一个特定节点的度量值的计算基于格子图编码器。可重构SMU的添加比较选择(ACS)单位是递归地处理计算状态指标,通过连接网络,分配状态度量未来ACS基于当前约束长度“K”价值。特定约束长度“K”,这种状态指标分配必须完成之前美联储作为ACS的输入下一个时钟周期。 |
| 表我描述了如何配置状态度量值为约束长度K = 3, K = 4和K = 5。向前和向后的状态度量过程是由约束长度重新排序后“K”分配。提出了可重构SMU如图5所示。Thereconfigurable SMU完全由16个ACS从ACS0 ACS15。 |
 |
 |
提出了可重构LLR计算单位 |
| 对数似然比是turbo译码器的输出。每个符号的LLR时“k”使用方程计算 |
 |
| 所涉及的主要业务LLR计算比较,加法和减法。最后这些值在第二位址解码器输出所需的迭代次数后做出艰难的决定以检索的信息传播。数的符号对应于艰难的决定,而大小给出了可靠性估计。为了计算LLR值,向前;落后的状态度量值和分支度量值的状态是必需的。提出了可重构LCU由两个相同的块计算钻头的LLR分别为0和1。的最大LLR1计算值和LLR0最后LLR输出值中减去。后验的符号价值的价值给解码1或0。LLR块管线式减少关键路径延迟。 |
 |
| 图6显示的结构提出了可重构LCU两sub-LCUs组成的,一个一个比较和选择。Sub-LCU的架构使得传统并提出LCU的区别。 |
 |
| LCU的输出是由比较和选择与约束长度单位“K”和与LLR0或LLR1相关。可以映射到每个sub-LCU前进、后退状态度量值和分支度量。传统的LLR计算单元(LCU)由树结构实现组成的比较和选择的单位。 |
性能的分析,提出了可重构TURBO译码器 |
| 拟议中的Max-Log-MAP涡轮输出解码器最初模拟在高水平来验证其功能模型模拟器6.4版。设计已经合成使用Xilinx ISE 12.2 FPGA调查其使用面积和时间延迟。预定的可重构解码器架构一直是用Verilog HDL实现在RTL级和合成研究其性能。 |
| 完整的全景的要求明确图8所示的结果。从图中,很明显,可重构LCU模块利用片相比,其他基本模块的输出解码器。这是由于它的可配置性与不同约束长度K = 3, 4, 5。 |
 |
| 组合路径延迟和面积利用率可重构和non-reconfigurable SMU的LCU架构从合成获得报告的家具都是表。分别是第二和第三。 |
 |
 |
| 从组合路径延迟比较表II,各个模块的路径延迟是已知和SMU的最大组合路径延迟块译码器也发现9.284 ns和观察,提出了可重构SMU的关键路径延迟只有9.284 ns产生的加速比传统的SMU的86.08%。同样,提出LCU的速度提高了73.24%的传统。 |
| 表III比较片利用的数量提出了可重构和传统BMU SMU和LCU架构[15]。自从BMU建议的体系结构包括归一化过程中,利用更多的片数。它减少了有限长度的度量值。分支度量的方法标准化降低了关键路径延迟通过消除传统SMU状态指标归一化过程中使用。 |
结论 |
| 本文提出了一个涡轮在soft-out解码器基于ML-MAP算法。拟议的可重构turbo译码器有一个关键路径延迟造成的只有9.284 ns提出加速86.08% SMU相比传统设计。在non-reconfigurable架构最大延迟是由于LCU在建议的体系结构的最大延迟是由于SMU。比较non-reconfigurable提出可重构LCUs,可重构LCU的延迟时间减少了26.76%。未来的工作包括实现低延迟可重构turbo译码器架构和分析重构性的影响在turbo译码器的速度。 |
|
引用 |
- a . Glavieux c . Loat nad j . Labat“涡轮在频率选择性信道均衡,”在Proc, Int。电脑。涡轮码和相关的话题,最好的法国,第102 - 96页,1997年9月。
- c . Berrou a . Glavieux p Thitimajshima,”香农极限附近纠错编码和解码:涡轮码,“在proc, IEEE Intl.Conf。Commun。,(Geneva), pp. 1064-1070, May 1993.
- 陈建良,Tessier r . Goeckel, D。“可动态重新配置的权力,有效turbo译码器”,第12届IEEE学报》研讨会现场可编程定义计算机器,纳帕,加利福尼亚,pp.91 - 100, 2004。
- Bickerstaff, m·A。加勒特,D。h神,T。托马斯·C。,Widdup B。、Gongyu Z。,Davis, L.M., Woodward Nicol, G. and Yan, R.H. “Aunified Turbo/Viterbi channel decoder for 3GPP mobile wireless in 0.18 µm CMOS ”, IEEE J. Solid-State Circuits, Vol.37, No. 11,pp. 1555-1564, 2002.
- IndrajitAtluri Ashwin K。,Kumaraswamy and Chouliaras, V.A.“Energy efficient architectures for the log-map decoder through intelligent memory usage”, Proceedings of IEEE Computer Society Annual Symposium on VLSI: New Frontiers in VLSI Design, Tampa, Florida, pp. 263-265, 2005.
- SaeedGhazanfari Rad Vakili Falahati,彼此间如实地A“一个新的基于地图的算法来减少Turbo译码器的复杂性”,研究IEEE 9日国际会议上先进的通信技术,江原道,韩国,pp。1058 - 1061年,2007年。
- 克利斯朵夫海升果汁,让-菲利普•DIGUET JEGO米歇尔•JEZEQUEL Emmanuel BOUTILLON,“节能与减少TurboDecoder状态指标量化”,IEEE学报》研讨会在信号处理系统中,上海,中国,pp.237 - 242, 2007。
- Shrestha, r和支付,r .“Max-Log-MAP算法的硬件实现基于麦克劳林级数turbo译码器”,Proceedingson国际会议在通信和信号处理(ICCSP), 509 - 511年,2011页。
- Faxun金,剑Tang Zhongfeng王,李郭,“高速Radix-8日志——地图递归VLSI架构”,诉讼of11th IEEE通信技术国际会议上,杭州,pp.347 - 350, 2008。
- RMart´巴可公司在i . del Gabriel n . Maggio Damian a .莫哈维尔,蕨类植物´andez,法昆拉莫斯,雨果·s .事业,和马里奥·r·Hueda“FPGA实现的高速并行最大后验(MAP)解码器”,阿根廷学校学报ofMicro-Nano电子产品、技术和应用ISBN 978 - 9 - 8725-1029-9, 2009。
- 崔Jaesung Jeong吸引李,“研究高通量Turbo译码器”,IEEE 73车辆技术研讨会论文集,布达佩斯,匈牙利,pp.1 2011。
- Montorsi, g . Benedetto,美国“设计的定点迭代解码器连接代码withInterleavers”, ofIEEE学报在选定地区沟通,卷。19日,第五,pp.871 - 882, 2001。
- 王,Z。,Suzuki, H. andPahri, K. K. “VLSI implementation issues of turbo decoder design for wireless applications ”, Proceedings ofIEEE International workshop on Signal Processing System, pp. 503-512,1999.
- 王,z“高速递归使用地图的涡轮解码器架构”,IEEE反式。超大规模集成反式。超大规模集成系统。问题没有。4,pp.470 - 474, 2007。
- 伊姆兰•艾哈迈德和TughrulArslan VLSI设计的多标准Turbo译码器3 g和超越”,程序设计automationConference,亚洲和Pacifi设计自动化会议,ASP-AC ' 07,横滨日本pp.589 - 594, 2007。
|
菜单
