介绍 |
| 在串行数据传输中，由于只传输数据信号而不传输时钟信号，因此需要数据恢复电路，以减少信号线的数量。在通用串行总线(USB)的情况下，首选盲过采样数据恢复电路，它需要快速的锁定时间。由于该盲过采样方案是一种全数字方案，因此比模拟方案更容易移植到不同的工艺技术中，其输出抖动对输入数据抖动相对不敏感。此外，由于其前馈结构，它的锁定时间很短(不到10个数据周期)。但它需要较大的先进先出(FIFO)和较大的外围电路，因为它需要在FIFO中存储较大的过采样数据，以定位准确的采样时间点，并以字节为单位并行处理数据。最近，一种混合型时钟和数据恢复(CDR)电路[4]被提出，通过将模拟跟踪电路组合到盲过采样CDR中来减小FIFO的大小。 |
| 本文提出了一种单数据位5X盲过采样数据恢复电路。该电路由5倍过采样器、粗数据恢复块和加-降FIFO (AD-FIFO)块组成。粗数据恢复块通过在单个数据位的过采样数据中选择采样数据来恢复串行输入数据。这种粗糙恢复的数据可能有缺失或重复的数据，这是由于输入数据抖动或发射机与接收机之间的频率偏移造成的。AD-FIFO块通过向FIFO数据队列中添加或删除数据来纠正丢失或重复的数据。与采用多路复用方案的传统盲过采样数据恢复电路相比，该电路减小了FIFO和外围电路的尺寸，并缩短了锁定时间。该电路成功应用于USB2.0高速接口(480mbps)的分组传输。 |
| 在第二节中，将所提出的数据恢复电路的结构与传统的盲过采样数据恢复电路进行了比较。在第三节中，展示了粗数据恢复块的操作。第四节介绍了AD-FIFO的结构和工作原理。第五节介绍了测量结果，然后是第六节的结论。 |
体系结构 |
| A.常规盲过采样数据恢复电路 |
| 在通用异步收发器(UART)中，采用了盲过采样技术作为定时恢复技术。最近，该技术被应用于串行链路。[2]该技术利用多相时钟对串行输入数据进行过采样，再利用多路复用方案生成恢复数据。 |
| 图1(a)显示了该技术在USB接收器上的应用。串行输入数据由24个多相时钟进行3X过采样。24位过采样数据与接收机时钟对齐，同时传输到FIFO1和边缘检测器。边缘检测器通过对相邻的两个采样数据进行时间异或运算来发现输入数据的转移。投票者在多相时钟之间的每个时间间隔内积累数据转换的数量，并通过使用多数投票方案确定多相时钟中的一个为采样相位。投票人需要几个数据周期来确定采样阶段和采样数据。在此时间间隔内，所有过采样数据必须存储在FIFO1中。 |
 |
| 发射机和接收机之间的频率偏移可能会导致恢复数据的误差。为了补偿错误，位/字节同步器向FIFO2并行发送7、8或9位，FIFO2将事件数据打包成8位单元，并将打包的8位数据作为恢复数据发送出去。传统的盲过采样方案由于将1位串行输入数据转换为8位并行恢复数据的解复用结构，需要较大的电路。图1(a)的数据恢复电路由于在数据恢复过程的开始阶段数据转换信息积累不足，其锁定时间为几个数据周期。 |
| B.提出的盲过采样数据恢复电路 |
| 图1(b)显示了所提出的数据恢复电路，该电路使用五个多相时钟，其标称频率(f s)与串行输入数据速率相同。粗数据恢复块从对应于单个数据位的5位以上采样数据中恢复粗数据位。由于这样的安排，该电路去掉了图1中的FIFO1，简化了确定采样相位的逻辑电路。由于发送端和接收端的频率偏置或输入端的抖动，粗数据恢复电路可能会产生一些丢失或重复的数据，这些数据通过下面的AD-FIFO进行校正。AD-FIFO是一种改进的先进先出(FIFO)，即数据位按照先进先出(FIFO)的顺序从先进先出队列中插入或删除。 |
 |
COARSEDATA-RECOVERY块 |
| A.框图 |
| 粗数据恢复块框图如图2所示。(a) |
 |
| 它接受来自5X采样器的5位数据(D[4:0])作为输入，并生成1位粗恢复数据(CRD)和添加/删除信号作为输出。转换检测器通过使用当前的5位过采样数据(D[4:0])和之前的1位过采样数据(D '[0])，在相邻多相时钟之间的5个时间间隔中找到输入数据转换的时间间隔。它将5位标记数据发送给相位选择器和错误检测器。相位选择器根据5位标志数据确定采样相位。如果5位标志数据全为零，则它保持前一个采样阶段，这表示输入数据中没有转换。5对1多路复用器(MUX)从5个过采样数据输入中选择相位选择器确定的采样相位对应的1位数据。它将选择的采样数据作为(CRD)发送出去。1位延迟块补偿转换检测器的时间延迟，以将过采样数据同步到MUX上所选的采样相位。错误检测器比较5位标记数据的当前值和以前的值，并生成添加/删除信号。 |
| b .单采样窗口内的中心选取方法 |
| 图2(b)给出了单个采样窗口内的中心选取方法。本文粗数据恢复块根据输入数据的转换位置，使用该方法确定采样阶段和采样数据(Case1-5)。采样窗口(SW)定义为从5个多相时钟之一的P[0]时钟的一个上升沿开始到下一个上升沿的时间段。粗数据恢复块接受单个采样窗口的5位过采样数据，并查找输入数据的转换位置。然后确定同一采样窗口内的采样阶段和采样数据。例如，在Case1中，输入数据变化在P[0]和P[4]的上升边之间，则选择同一采样窗口中的以下P[2]相位作为采样相位，因为中心点(max。输入数据的数据眼点)位于P[2]时钟的上升边缘附近。因此，该方案被称为单采样窗口内的中心选取方法。由于该方案只需要一个采样窗口内的数据转换信息，因此去掉了传统方案的FIFO1和投票逻辑，减少了硬件开销。 |
| 图2(c)所示为粗数据恢复块的时序图。如果数据转换位置在时间上连续始终属于三种情况(Case1-3)之一，则选择数据转换后的第三阶段(P[2]，P[1]，P[0])作为采样阶段。如果数据转换位置在时间上连续始终属于两种情况之一(Case4-5)，则选择数据转换前的第三阶段(P[4]，P[3])作为采样阶段。这两种情况可以保证数据正常恢复，无错误。 |
 |
| C.缺失或重复数据的更正 |
| 如果发射机和接收机之间存在频率偏移，则输入数据转换位置在采样窗口内随时间单调地向前或向后移动。最终它会到达采样窗口边界。此时，CRD中就会出现缺失或重复的数据，粗数据恢复块激活添加/删除信号，发送到下面的AD-FIFO块，如图1(b)所示。 |
 |
| 当发射频率高于接收频率时，CRD中会出现重复数据。在图3(a)中，在采样窗口SW1时输入数据转换为Case3，在接下来的采样窗口SW2时输入数据转换为Case4。在SW1期间，选择数据转换后的第三阶段(P[0])作为采样阶段，将Data2恢复为CRD。在SW2期间，选择数据转换前的第三阶段(P[4])作为采样阶段，将与SW1中相同的Data2恢复为CRD。当接收频率高于发射频率时，CRD中会出现数据缺失。图3(b)显示了其中一种情况。输入数据抖动也可能导致CRD中数据丢失或重复。 |
 |
| 为了解决数据丢失或重复的问题，粗数据恢复块中的错误检测器激活添加或删除信号，同步到CRD，如图3(c)所示。添加/删除信号仅在选定采样相位的特定变化后的单个时钟周期内被激活。当输入数据中没有转换时，添加/删除信号不会被激活，因为所选的采样阶段保留先前的值。AD-FIFO块接收CRD和Add/Drop信号，并通过添加数据队列中丢失的位或删除复制的位来恢复正确的数据。 |
AD-FIFO块 |
| a . AD-FIFO块的操作 |
| AD-FIFO块执行基本的FIFO操作。但是，它可以通过添加或删除信号的控制向数据队列添加或从数据队列中删除单个位。图4(a)为具有2N + 1AD FIFO单元的AD-FIFO块框图。AD-FIFO单元的数量由给定的最大数据包大小和发射机和接收机之间的频率偏移决定。最大数据包大小由接口标准给出，例如USB标准为8255位。在每一个时钟上升沿，AD-FIFO单元的CRD和添加/删除信号都移到下一个右ADFIFO单元。AD-FIFO单元框图如图4(b)所示。每个单元在输出处都有一个三态缓冲区，所有AD-FIFO单元的所有输出节点(CO)都连接到一个单独的节点RD，这是AD-FIFO块的输出节点。 |
 |
| 在2N + 1单元中，只有单个AD-FIFO单元的三态缓冲区通过token信号(token [i])启用。只有选定单元格的令牌信号被设置为1，其他2N单元格的令牌信号被设置为0。AD-FIFO单元通过激活PTL (Pass token to the left)或PTR (Pass token to the right)信号将令牌信号向左或向右传递。当有一个缺失的位，令牌信号被传递到右边。当有重复位时，令牌信号被传递到左边。图4(c)为第i个AD-FIFO单元的令牌控制电路。上面两个D F/F形成移位寄存器，将添加和删除信号同步到CRD信号。较低的两个D F/F形成一个一级管道，通过最小化来自时钟上升沿的Token[i]和PTR[i]信号的时间延迟来最大化操作时钟频率。 |
 |
| 由一级管道引起的一个时钟延迟通过使用前面单元输出作为输入的预测逻辑来补偿。 |
 |
| 图5(a)为整个AD-FIFO块的状态转换图。状态(i)表示第i个单元格(token [i])的标记信号被设置为1，而所有其他单元格的标记信号被设置为0的状态。如果AD-FIFO块处于状态(i)，并且有重复的位，则丢弃[i-1]信号被激活到1。然后，AD-FIFO块在时钟的下一个上升沿变为状态(i-1)，并且RD (AD-FIFO块的输出)设置为第(i-1)个单元的CRD [i-1]输出。通过这种方式，令牌在一个时钟周期内移动到左邻单元，并且在恢复数据(RD)中消除了重复的位。 |
| 如果有一个缺失的位，Add [i-1]信号被激活为1。然后，AD-FIFO块在时钟的下一个上升沿变为状态(i+1/2)， RD设置为!CRD[i](第th单元输出的倒数值)。在时钟的下一个上升沿，AD-FIFO块变为(i+1)状态。通过这种方式，令牌在两个时钟周期内移动到右边相邻的单元格，而缺少的位(!CRD[i])在状态(i+1/2)时添加到RD中。之后，正常的数据恢复继续，RD连接到第(i+1)个单元的输出。!对于缺失位，在RD中添加CRD[i]，因为缺失位CRD[i](图7中的DATA2)是以下数据的倒置值[图3.4中的DATA3]。这是因为缺失位发生在所选采样阶段的改变之后，而所选采样阶段随着输入数据的转换而改变，所以缺失位总是发生在输入数据转换之后 |
| 在图5(b)中，AD-FIFO块的工作以时序图的形式呈现。假设ADFIFO块最初处于状态(i)，令牌信号选择第i个单元作为输出单元，发送CRD[i]作为RD。当没有添加或删除信号激活时，如图5(b)的前4个数据(D0 - D3)所示，AD-FIFO块仍处于状态(i)，第i个单元在时钟的下一个上升沿发送CRD[i]作为RD。当有一个添加信号被激活(AD4)时，AD-FIFO块在时钟的下一个上升沿变为状态(i+1/2)，并且第i个单元发送!在此之后，AD-FIFO块在时钟的下一个上升沿变为State (i+1)，并将D4作为RD发送出去。此case对应于所选采样相位从Case4到Case3的过渡，如图3(b)所示。 |
 |
| 当有Drop信号(DR7)激活时，AD-FIFO块在时钟的下一个上升沿变为状态(i)，并跳过D7，即与Drop信号(DR7)同步的数据信号，这种情况对应于Case3到Case4的跃迁，如图3(a)所示。连续出现Add、Drop和Add信号(AD9、DR10、AD11)表示输入数据抖动的最坏情况，此时所选采样相位从Case4，到Case3，再回到Case4。即使在这种情况下，正确的数据序列!D9 D9, !D11, D11出现在RD中，如所愿。 |
结论 |
| 提出了一种单数据位盲过采样数据恢复电路。它由5倍过采样器、粗数据恢复块和AD-FIFO组成。粗数据恢复块操作在单个采样窗口上，该采样窗口由对应于单个数据位的5个过采样数据组成。它生成粗糙的恢复数据。AD-FIFO对粗恢复数据中缺失或重复的数据进行校正，生成最终恢复数据。与使用8位数据多路复用方案的传统盲过采样数据恢复相比，粗数据恢复块减少了一半以上的晶体管数量，锁定时间为零。AD-FIFO执行正确的数据恢复，即使发射机和接收机之间的频率偏移或输入数据抖动，通过添加或删除数据位到数据队列或从数据队列。 |
参考文献 |
- 金俊杰和郑德昌。K， â '  '基于盲过采样的多千兆速率时钟与数据恢复，â '  ' IEEE通信。第41卷第1期12, pp. 68Ãⅰ '  ' 74, 2003年12月。
- 李凯、金世寿、安贵、郑迪。K，，â '  '用于全双工数据通信的CMOS串行链路，â '  ' IEEE J.固态电路，vol. 30, no. 1。4, pp. 353Ãⅰ '  ' 364, 1995年4月。
- 杨。杨振华，杨振华，杨振华，杨振华，â '  '基于过采样的CMOS 4.0 Gbit/s串行链路收发器，â '  ' IEEE J.固态电路，vol. 33, no. 1。5, pp. 713Ãⅰ '  ' 722, 1998年5月。
- Van iersel . m, Sheikholeslami .A, Tamura . h, Walker . w，â ' “一个3.2 Gb/s半盲过采样CDR，â ' ”在ISSCC挖掘。技术项目，2006年2月，页334Ãⅱ '  ' 335。
- â '  ' USB2.0收发器宏单元接口规范，1.05修订版，â '  ' Intel, Hillsboro, OR, 2001年3月29日。
|
菜单
