介绍 |
| 在串行数据传输中，由于只传输数据信号而不传输时钟信号，因此需要数据恢复电路，以减少信号线的数量。对于需要快速锁定时间的通用串行总线(USB)，首选盲过采样数据恢复电路。由于该盲过采样方案是全数字方案，因此比模拟方案更容易移植到不同的处理技术中，并且其输出抖动对输入数据抖动相对不敏感。此外，由于其前馈结构，它的锁定时间很短(小于10个数据周期)。但是，由于它需要在FIFO中存储大量的过采样数据以定位准确的采样时间点并以字节为单位并行处理数据，因此需要较大的先进先出(first-in - first-out, FIFO)和较大的外设电路。最近，提出了一种混合型时钟和数据恢复(CDR)电路，通过将模拟跟踪电路组合到盲过采样CDR中来减小FIFO的大小。 |
| 本文提出了一种单数据位5X盲过采样数据恢复电路。所提出的电路由一个5倍过采样器、一个粗数据恢复块和一个加放FIFO (AD-FIFO)块组成。粗数据恢复块通过在单数据位的过采样数据中选择采样数据来恢复串行输入数据。这种粗恢复的数据可能有丢失或重复的数据，这是由于输入数据抖动或发射机和接收机之间的频率偏移造成的。AD-FIFO块通过向FIFO数据队列添加或从FIFO数据队列中删除数据来纠正丢失或重复的数据。与传统的采用多路解复用方案的盲过采样数据恢复电路相比，该电路减小了FIFO和外围电路的尺寸，并缩短了锁定时间。该电路已成功应用于USB2.0高速接口(480 Mbps)的分组传输中。 |
| 在第二节中，将所提出的数据恢复电路的结构与传统的盲过采样数据恢复电路的结构进行了比较。第三节给出了粗数据恢复块的操作。AD-FIFO的结构和操作在第四节中给出。在第五节中给出测量结果，然后在第六节中给出结论。 |
体系结构 |
| A.传统盲过采样数据恢复电路 |
| 采用盲过采样技术作为通用异步收发器(UART)的定时恢复技术。最近，该技术被应用于串行链路在该技术中，串行输入数据使用多相时钟进行过采样，恢复数据使用解复用方案产生。 |
| 图1(a)显示了该技术在USB接收器上的应用。串行输入数据被24个多相时钟3倍过采样。24位过采样数据与接收器时钟对齐，并同时传输到FIFO1和边缘检测器。边缘检测器通过对相邻的两个采样数据进行异或处理来发现输入数据的过渡。投票人在多相时钟之间的每个时间间隔内累积数据转换的次数，并使用多数投票方案确定其中一个多相时钟作为采样相位。投票人需要几个数据周期来确定采样阶段和采样数据。在此时间间隔内，所有过采样数据必须存储在fifo中。 |
 |
| 发射机和接收机之间的频率偏移可能导致恢复的数据出现错误。为了补偿错误，位/字节同步器向FIFO2并行发送7、8或9位，FIFO2将事件数据打包成8位单元，并将打包的8位数据作为恢复数据发送出去。传统的盲过采样方案由于采用将1位串行输入数据转换为8位并行恢复数据的解复用结构，需要较大的电路。图1(a)中的数据恢复电路由于数据恢复过程开始阶段数据过渡信息积累不足，其锁定时间为几个数据周期。 |
| B.提出盲过采样数据恢复电路 |
| 图1(b)显示了所提出的数据恢复电路，该电路使用5个具有相同标称频率(f)作为串行输入数据速率的多相时钟。粗数据恢复块从对应于单个数据位的5位采样数据中恢复一个粗数据位。由于这种安排，图1中的FIFO1被删除，并且在提议的电路中简化了用于确定采样相位的逻辑电路。由于发送端和接收端之间的频率偏移或输入抖动，粗数据恢复电路可能会产生一些丢失或重复的数据，这些数据通过下面的AD-FIFO进行校正。AD-FIFO是一种改进的FIFO，其中数据位可以从FIFO队列中删除或插入到FIFO队列中，同时它遵循FIFO序列。 |
 |
COARSEDATA-RECOVERY块 |
| A.框图 |
| 粗数据恢复块框图如图2所示。(a) |
 |
| 它接受来自5X采样器的5位数据(D[4:0])作为输入，并产生1位粗恢复数据(CRD)和Add/Drop信号作为输出。跃迁检测器通过使用当前5位过采样数据(D[4:0])和前1位过采样数据(D '[0])，从相邻多相时钟之间的五个时间间隔中找出输入数据跃迁的时间间隔。它将5位标志数据发送给相位选择器和错误检测器。相位选择器从5位标志数据确定采样相位。如果5位标志数据全部为零，则保持前一个采样阶段，这表明输入数据中没有转换。5对1多路复用器(MUX)在5个过采样数据输入中选择与相位选择器确定的采样相位相对应的1位数据。它将选择的采样数据作为(CRD)发送出去。1位延迟块补偿过渡检测器的时间延迟，以将过采样数据同步到MUX上选定的采样相位。错误检测器比较5位标志数据的当前值和以前的值，并生成Add/Drop信号。 |
| b .单个采样窗口内的中心选取方法 |
| 图2(b)显示了单个采样窗口内的中心拾取方法。本工作的粗数据恢复块使用该方法，根据输入数据的过渡位置确定采样相位和采样数据(Case1-5)。采样窗(SW)定义为5个多相时钟之一的p[0]时钟从一个上升沿开始到下一个上升沿的时间段。粗数据恢复块接受单个采样窗口的5位过采样数据，并找到输入数据的过渡位置。然后，确定采样相位和同一采样窗口内的采样数据。例如，在Case1中，输入数据在P[0]和P[4]的上升沿之间发生变化，则在同一采样窗口中选择P[2]的下一个相位作为采样相位，因为中心点(max。输入数据的数据眼点)位于p[2]时钟上升沿附近。因此，该方案被称为单采样窗口内的中心选取方法。由于该方案只需要单个采样窗口内的数据转换信息，因此它通过去除传统方案的fifo和投票逻辑来减少硬件开销。 |
| 粗数据恢复块时序图如图2(c)所示。如果数据过渡位置在时间上连续属于三种情况(Case1-3)之一，则选择数据过渡后的第三个相位(P[2]，P[1]，P[0])作为采样相位。如果数据过渡位置在时间上连续属于两种情况(Case4-5)之一，则选择数据过渡前的第三个相位(P[4]，P[3])作为采样相位。这两组案例保证了正常的数据恢复，没有任何错误。 |
 |
| C.更正丢失或重复的数据 |
| 如果发射器和接收器之间存在频率偏移，则在采样窗口内，输入数据转换位置随时间单调地向前或向后移动。最终它会到达采样窗口边界。在这种情况下，CRD中会出现丢失或重复的数据，粗数据恢复块激活Add/Drop信号，并将其发送到下一个AD-FIFO块，如图1(b)所示。 |
 |
| 当发送频率高于接收频率时，CRD中会出现重复数据。在图3(a)中，在采样窗口SW1期间，输入数据转换属于Case3，在下一个采样窗口SW2期间，输入数据转换属于Case4。在SW1中，选择数据转换后的第三阶段(P[0])作为采样阶段，恢复Data2作为CRD。在SW2中，选择数据转换前的第三阶段(P[4])作为采样阶段，恢复与SW1中相同的Data2作为CRD。当接收频率高于发射频率时，CRD中会出现数据丢失。图3(b)显示了其中一种情况。输入数据抖动也可能导致CRD中数据丢失或重复。 |
 |
| 为了解决丢失或重复数据的问题，粗数据恢复块内的错误检测器激活Add或Drop信号，并同步到CRD，如图3(c)所示。添加/丢弃信号仅在选定采样相位发生特定变化后的单个时钟周期内被激活。当输入数据中没有转换时，Add/Drop信号不被激活，因为所选采样相位保留先前的值。AD-FIFO块接收CRD和Add/Drop信号，通过增加或删除数据队列中丢失的位来恢复正确的数据。 |
AD-FIFO块 |
| a . AD-FIFO模块的操作 |
| AD-FIFO块执行基本的FIFO操作。但是，它可以通过add或Drop信号的控制向数据队列添加或从数据队列中删除单个位。图4(a)为2N + 1AD FIFO单元的AD-FIFO模块框图。AD-FIFO单元的数量由给定的最大数据包大小和发送器和接收器之间的频率偏移决定。最大数据包大小由接口标准给出，如USB标准为8255位。在时钟的每一个上升沿，AD-FIFO单元的CRD和Add/Drop信号被转移到下一个右ADFIFO单元。图4(b)为AD-FIFO单元的框图。每个单元在输出处都有一个三状态缓冲区，所有AD-FIFO单元的所有输出节点(CO)都连接到单个节点RD, RD是AD-FIFO块的输出节点。 |
 |
| 通过token信号(token [i])，在2N + 1个AD-FIFO单元中只启用单个AD-FIFO单元的三态缓冲。只有选定单元格的令牌信号被设置为1，其他2N个单元格的令牌信号被设置为0。AD-FIFO单元通过激活Pass token to the left (PTL)或Pass token to the right (PTR)信号将令牌信号向左或向右传递。当缺少位时，令牌信号被传递到右侧。当有重复位时，令牌信号被传递到左边。图4(c)为第1个AD-FIFO单元的令牌控制电路。上面的两个D /F形成移位寄存器，以同步添加和删除信号到CRD信号。较低的两个D F/F形成一个一级管线，通过最小化Token[i]和PTR[i]信号来自时钟上升沿的时间延迟来最大化操作时钟频率。 |
 |
| 通过使用将前一个单元输出作为输入的预测逻辑，可以补偿由一级管道引起的单时钟延迟。 |
 |
| 图5(a)为整个AD-FIFO模块的状态转换图。State (i)表示第i个cell (token [i])的令牌信号被设置为1，其他所有cell的令牌信号被设置为0的状态。如果AD-FIFO块处于(i)状态，并且存在重复位，则Drop [i-1]信号被激活到1。AD-FIFO块在下一个时钟上升沿的状态(i-1)， RD (AD-FIFO块的输出)设置为第(i-1)个单元的CRD [i-1]输出。通过这种方式，令牌在一个时钟周期内移动到左侧相邻单元，并且在恢复数据(RD)中消除重复的位。 |
| 如果缺少一位，则Add [i-1]信号被激活为1。然后，AD-FIFO块在下一个时钟上升沿处变为状态(i+1/2)， RD设为!CRD[i](单元输出的倒转值)。在下一个时钟上升沿，AD-FIFO块变为状态(i+1)。通过这种方式，令牌在两个时钟周期内移动到右侧相邻的单元格，并且丢失的位(!在状态(i+1/2)的RD中添加了CRD[i]。之后，继续进行正常的数据恢复，RD连接到第(i+1)个单元格的输出。!由于缺失位CRD[i](图7中的DATA2)是后面的数据[图3.4中的DATA3]的倒排值，因此在RD中加入CRD[i]来弥补缺失位。这是因为缺失位发生在所选采样相位改变之后，而所选采样相位随着输入数据转换而改变，因此缺失位总是刚好发生在输入数据转换之后 |
| 图5(b)以时序图的形式给出了AD-FIFO模块的运行情况。假设ADFIFO块初始处于状态(i)，其中第i个cell被令牌信号选择为输出cell，并作为RD发送CRD[i]。当没有Add或Drop信号激活时，如图5(b)的前4个数据(D0 - D3)所示，AD-FIFO块保持状态(i)，第i个cell在下一个时钟上升沿作为RD发送CRD[i]。当有一个Add信号激活(AD4)时，AD-FIFO块在下一个时钟上升沿改变到状态(i+1/2)，第i个单元发出!之后，AD-FIFO块在下一个时钟上升沿变为(i+1)状态，发出D4作为RD，这种情况对应于所选采样相位从Case4到Case3的转变，如图3(b)所示。 |
 |
| 当有一个Drop信号(DR7)被激活时，AD-FIFO块在下一个时钟上升沿变为State(i)，并跳过D7，这是与Drop信号(DR7)同步的数据信号，这种情况对应于从Case3到Case4的过渡，如图3(a)所示。Add, Drop和Add信号(AD9, DR10, AD11)的连续出现表明输入数据抖动的最坏情况，其中所选采样相位从Case4，到Case3，再回到Case4。即使在这种情况下，正确的数据序列也是!D9 D9, !D11、D11如预期出现在RD中。 |
结论 |
| 提出了一种单数据位盲过采样数据恢复电路。它由一个5X过采样器、一个粗数据恢复块和一个AD-FIFO组成。粗数据恢复块在单个采样窗口上操作，该采样窗口由对应于单个数据位的5个过采样数据组成。生成粗恢复数据。AD-FIFO对粗恢复数据中丢失或重复的数据进行校正，并生成最终的恢复数据。与使用8位数据解复用方案的传统盲过采样数据恢复相比，粗数据恢复块减少了一半以上的晶体管数量，锁定时间为零。AD-FIFO通过向数据队列中添加或从数据队列中删除一个数据位，即使在发射器和接收器之间的频率偏移或输入数据抖动的情况下，也能执行正确的数据恢复。 |
参考文献 |
- Kim . j和Jeong . d。K， â -  .基于盲过采样的多千兆速率时钟和数据恢复，â -  . IEEE common。杂志，第41卷，no。12，第68⠓74,2003年12月。
- 李国强、金世勋、安国强、郑国栋。K，，ⴔ用于全双工数据通信的CMOS串行链路，ⴔIEEE J.固态电路，vol. 30, no. 1。4、353⠓364”，1995年4月。
- 杨。C, R. Farjad-Rad . r, and Horowitz . m，â -  .一个0.5 um CMOS 4.0 Gbit/s串行链路收发器，使用过采样进行数据恢复，â -  . IEEE J.固态电路，vol. 33, no. 1。5，第713⠔722,1998年5月。
- Van iersel . m, Sheikholeslami .A, Tamura . h, and Walker . w，â ?  ? A 3.2 Gb/s半盲过采样CDR，â ?  ?技术项目，2006年2月，334⠓335”页。
- â´´USB2.0收发器宏细胞接口规范，修订1.05，â´ Intel, Hillsboro, OR, 2001年3月29日。
|
菜单
