关键字 |
| 数字信号处理(DSP)、快速有限脉冲响应(杉木)算法(远期运费协议),对称的卷积 |
介绍 |
| 高性能和低功耗数字信号处理(DSP)在多媒体应用程序更有用,因为它有爆炸性增长。在任何数字信号处理(DSP)系统,冷杉过滤器的基本处理元素给高绩效。FIR滤波器用于DSP应用,如视频和图像处理无线通信。视频处理的杉木滤波电路在高频率操作的倾向和其他应用程序,如蜂窝电话和多输入多输出(MIMO),冷杉滤波电路可以在温和的频率和经营也有低功耗电路具有高吞吐量。 |
| 两种技术的DSP应用并行和流水线处理用于降低功耗。电力消耗的原始过滤器减少并行或块处理数字FIR滤波器和吞吐量也增加。并行处理多个输出的并行计算在一个时钟周期。并行性的水平增加了有效的采样速度。在并行处理应用程序、硬件单位参与复制的冷杉过滤器和并行处理多个输入与输出的函数在同一时间。原来的电路面积,L-parallel电路需要的L×A线性增加电路面积与块大小。由于设计区域的限制,在设计情况下并行处理硬件有多麻烦。所以问题可以通过使用来解决平行冷杉过滤结构,减少消费区域比传统平行冷杉过滤结构。 |
| 关键路径是减少由于流水线变换引入流水线门闩沿着路径和数据也增加时钟速度或样本速度或以相同的速度减少功耗。可以减少功耗流水线是类似于并行处理。在[5]-[11],平行的复杂性冷杉过滤器减少多元分解的帮助下,在首先推导出小型并行滤波器结构,然后更大的块尺寸的可以通过级联或迭代实现小型并行冷杉过滤块。复杂的并行滤波器可以被使用的新类的算法称为冷杉算法(FFA)一样快,它减少乘法与增加增加的数量实现硬件。这种方法用于实现L-parallel过滤器大约(2 L - 1) sub-filter块,每个有N / L长度。生成的并行滤波结构需要(2 N - N / L)乘法代替L×N。 |
快速冷杉算法 |
| 假设{11}和{嗨}分别输入序列和脉冲响应数字滤波器n阶滤波器的输出序列yn和传递函数H (z)可以写成 |
 |
| 传统L-parallel冷杉过滤器可以使用多元分解来实现 |
 |
| 易(z), Xk (z)和Hj (z)的多元组件输出,输入滤波器传递函数,分别和多元组件定义如下, |
 |
| 并行数字滤波器可以实现上面的块冷杉过滤方程和各种FFA结构是用来减少线性复杂度。 |
| a . 2×2 (L = 2)远期运费协议 |
| 从方程(2)theL = 2, |
 |
| 这意味着 |
 |
| 图1显示的直接实现方程(4)和2输出使用4长度N / 2 FIR滤波器结构计算和2块后处理的增加,这需要2 N乘数和2 N−2条。 |
| 然而,方程(4)可以写成 |
 |
 |
 |
| 方程(5)显示了实现在图2中。这个结构有三个冷杉sub-filter块长度N / 2,这需要3 N / 2 multipliersand 3 (N / 2−1) + 4条。从图中,这个过滤器结构有一个预处理和后处理三个小蝰蛇。 |
| b . 3×3 (L = 3)远期运费协议 |
| (3×3)FFA产生一个块大小3并行滤波结构。(2)与L = 3, |
 |
| 方程(6)的直接实现计算3输出使用9块长度N / 3 FIR滤波器和6后处理的增加,这需要3 N乘数和3 N−3条。通过类似的方法在FFA (2×2), (3×3) FFA是获得后, |
 |
| 方程(7)的硬件实现需要6个长度N / 3冷杉sub-filter块,三个预处理和七个后处理方案,降低硬件成本。实现从方程(7)获得图3所示。 |
 |
提出了FFA结构对称分布 |
| 提出了一种新结构利用系数的对称。多元分解是操纵获得许多sub-filter块,其中包含对称系数。sub-filter块重用一半乘法的数量和总金额的N-tap L-parallel冷杉过滤器保存乘数使用一半的数量乘法在单个sub-filter块(N / 2 l)。 |
| a . 2×2提出了FFA (L = 2) |
| (4),两个平行的冷杉过滤器可以写成 |
 |
 |
 |
 |
 |
| 甚至当涉及到一组对称系数,方程(8)可以给一个对称coefficientsof subfilter块和两个平行冷杉过滤器实现图4所示。提出了两个平行的冷杉过滤器结构有三个sub-filter块。其中2 sub-filter块(H0 - H1)和(H0 + H1)配有对称系数可以意识到图5所示。所以每个乘法器的输出响应两个水龙头。相比现有的FFA两个平行冷杉滤波器结构,提出了FFA结构需要一半的乘数。 |
| b . 3×3提出了FFA (L = 3) |
| 方程(6)一样,三个平行冷杉过滤器写成方程(9)。三个并行的冷杉过滤器结构六sub-filter街区的四个对称系数。 |
 |
| 但现有的三个平行冷杉滤波器结构只有两个六sub-filter块对称系数。的实现提出了三个并行的冷杉滤波器结构是图6所示。对比提出和现有三个并行的冷杉滤波器结构是图7所示。在对称系数sub-filter块阴影所示。提出结构另外增加两条预处理和五条邮政处理模块。因此,N / 3乘数可以保存提出N-tap三个并行的冷杉滤波器结构。 |
| c .提出层叠FFA |
| 提出并行滤波器结构带来更多的加法器成本预处理和后处理模块。它重用因子在某些sub-filter块的一部分。对于较大的并行块因子L,层叠拟议的FFA平行冷杉结构增加资金投入的数量。这可以增加硬件的复杂性。为了避免复杂性,现有的FFA结构用于一些sub-filter块不包含对称系数具有更紧凑的操作在预处理和后处理模块和拟议的FFA结构应用于其他sub-filter块对称系数。比较sub-filter块之间的四个平行现有FFA和提议FFA图8所示。提出四个平行冷杉结构有三个更sub-filter块有对称系数相比现有FFA结构。 |
实验结果和实现 |
| 现有的FFA结构和该FFAarchitectures已经实现在硬件描述语言(VHDL)字长16位和滤波器长度24。携带保存、携带选择和二进制多余1加法器是用于实现sub-filter块。并行数字滤波器结构仿真结果图9所示。详细比较的结果区域,附近地区、电力、延迟和最大频率显示在表我,表2、表3、表4、表V。 |
 |
 |
 |
 |
 |
 |
结论 |
| 提出并行FIR滤波器结构设计来减少功耗和硬件的复杂性。它提供更多的功能时对称分布的多个数量水龙头2或3。乘数提供了更高的硬件消耗implementationparallel冷杉过滤器。该方法具有对称系数性质和节省更多的乘数的帮助小蝰蛇和高收益。拟议的结构有thesymmetric运算处理有利的多元分解。它提供更好的硬件consumptionthan现有FFA结构。 |
引用 |
- 据,系统(1989),一个¢计算结构的快速实现L-path和L-block数字过滤器,一个¢IEEE电路系统,我36卷,没有。6日,页。805 A¢812。
- 程,C。,and Parhi, K. K. (2004), âÂÂHardware efficient fast parallel FIR filter structures based on iterated short convolution,âÂÂIEEE Transactions onCircuitsSystems I, Reg. Papers, vol. 51, no. 8, pp. 1492âÂÂ1500.
- 程,C。,andParhi, K. K. (2005), âÂÂFurther complexity reduction of parallel FIR filters,â in Proc. IEEE International Symposium on Circuits Systems I, Kobe, Japan,
- 程,C。,and Parhi. K. K. (2007), âÂÂLow-cost parallel FIR structures with 2-stage parallelism,âÂÂIEEE Transactions on Circuits Systems I, Reg. Papers, vol. 54, no. 2, pp. 280âÂÂ290.
- 钟,j。,and Parhi, K.K. (2008), âÂÂFrequency-spectrum- based low-area low-power parallel FIR filter design,âÂÂEURASIP J. Appl. SignalProcess.
- 林安全火花型,and Mitra, S.K (1996), âÂÂOverlapped block digital filtering,â IEEE Transactions on Circuits Systems II, Analog Digital Signal Processing, vol.43, no. 8,pp. 586âÂÂ596.
- 谅解备忘录,Z.J.,and Duhamel, P. (1991), âÂÂShort-length FIR filters and their use in fast non-recursive filtering,âÂÂIEEE Transactions on Signal Processing, vol. 39, no.6, pp.1322â 1332.
- 帕克,D.A.,and Parhi, K.K.(1997), âÂÂLow-area/power parallel FIR digital filter implementations,â J. VLSI Signal Processing andSystems, vol. 17, no. 1, pp. 75âÂÂ92.
- Parhi株式会社(1999),VLSI数字信号处理系统:设计和实现。纽约。
- 崔语辞曹和肯一个¢Area-Efficient并行FIR数字滤波器结构对称的基于快速冷杉的卷积算法,一个¢IEEE事务。
|
菜单
