雷竞技网页版研究和评论——国际期刊雷竞技苹果下载

国际先进研究期刊》的研究在电子、电子、仪表工程

菜单

ISSN在线(2278 - 8875)打印(2320 - 3765)

所有提交的电磁系统将被重定向到在线手稿提交系统。作者请直接提交文章在线手稿提交系统各自的杂志。

动态可重构处理器的容错技术

茱莉亚马修1,R.Dhayabarani2
  1. P。G学者,电子与通信工程系,载量Tamilnadu karur B工程学院——639111年,印度
  2. 电子与通信工程系助理教授,来对比Tamilnadu Karur B工程学院——639111年,印度
相关文章Pubmed,谷歌学者

访问更多的相关文章国际先进研究期刊》的研究在电子、电子、仪表工程

国际先进研究期刊》的研究在电子、电子、仪表工程

文摘

本文提出了一种新技术来检测和消除在FPGA系统临时故障。软核处理器可以减轻辐射诱导失败是Virtex-5 FPGA上实现的。容错技术是使用咯,实现从配置中复苏令通过结合局部调整前滚恢复,这里使用同步方案消除了配置不适而不中断正常的功能。主要意义有更少的时间开销和降低了硬件的使用。故障注入实验用于验证过程。

关键字
滚错误恢复、容错、部分重新配置,同步方案,三模冗余。

介绍
FPGA的有吸引力的关键任务的应用程序。Xilinx FPGA包括两种类型的处理器:核心处理器和软核处理器。核心处理器的FPGA死去,他们的数量是有限的。而软核处理器可重构和数量取决于设备的大小。基于SRAM技术非常受噪声影响和产生软错误。软错误记忆元素的逻辑状态变化不产生任何永久性错误。造成的错误比特可以分为敏感和不敏感.Sensitive比特是一个实际使用的设计。这些碎片造成持久性错误或非持久性错误。非持久性错误消失一旦设备重新配置。因为它影响设计的组合circurity .Whereas持续错误影响顺序设计的一部分,它甚至不是消失后,设备重新配置然后完全基于模块的重新配置和内部需要重置.Fault公差技术是用于确保FPGA系统的可靠性。这些技术被用于快速故障通过局部调整分配和永久性故障修复。 Here the design is implemented using Virtex- 5 FPGA using a Lockstep scheme built using a pair of Micro blaze Core’s.Inorder to identify faulty core a specially designed Pico Blaze Core is used. Once the error is detected using Lockstep Scheme and Pico Blaze core it is corrected using Partial Reconfiguration combined with Roll Forward Error Recovery Technique.

相关的工作
容错软核处理器使用咯是exisisting纠正错误使用前滚恢复错误但它消耗200%额外硬件资源限制的可能性,建立更强大的系统。容错版本的开源LEON-3提出了英国《金融时报》之前,允许造成的错误检测和校正建在处理器或内存消耗更多的资源。

断层公差
是财产,使系统继续正常操作的一个或多个组件的失败。它适用于生活的关键系统。容错设计可以提供戏剧性的提高系统可用性,导致大量减少维护成本由于更少的系统故障。
康复中的错误容错系统可以被描述为前滚或回滚。当系统检测到这一个错误,前滚恢复当时的系统状态和纠正它,能够前进。回滚恢复恢复系统状态回归之前,正确的版本,例如使用检查指出,从那里往前移动。回滚恢复要求检查点之间的操作和检测到错误的状态可以幂等。一些系统使用前滚和回滚恢复不同错误或不同部分的一个错误。

FPGA的部分重新配置
部分动态重构是能够通过下载部分有些文件修改的逻辑块,其余逻辑继续运作,中断。Xilinx部分动态重构技术允许改变功能,消除需要完全重新配置和重新建立链接,大大提高fpga提供的灵活性。部分重新配置的使用可以让设计师较少或较小的设备,减少权力,提高系统的可升级性。可以更有效地使用硅仅加载功能,需要在任何时候。
目前,FPGA编程的主要兴趣粒度相关数据动态重新配置属性提供的一些最近的FPGA进行在线编程(动态重新配置)的一部分他们的逻辑(部分重新配置)而不影响系统的其他部分。FPGA的行为是由配置位流由一个序列的指令和控制信号数据。下载这个序列允许程序FPGA执行请求的设计功能。
之间存在单向的关系设计和它的位流:不可能提取的设计结构和实现FPGA比特流。重新配置过程本身可以完全或部分通过发送相关的位流(全部或部分)的内部配置访问端口(ICAP)。

容错体系结构
容错可重构系统,可以实现在减少时间和硬件成本在任何SRAMbased FPGA集成软核处理器提出了这里。实际实现在Xilinx FPGA Virtex-5依赖一个增强同步方案使用一双微火焰核心。识别错误的核心,一个特别设计的容错配置引擎(CE)使用皮科提出了大火。一旦完全错误的位置是由一个特别设计的扫描运动和一个框架地址(FA)发生器,通过局部调整纠正错误(PR)结合前滚恢复技术。
图像

状态恢复过程
这里使用状态恢复过程是滚状态复苏,复苏和同步两个软核处理器的状态。在正常操作(一个),如果一个触发信号不匹配(B),扫描过程(C)启动本地化错误。在(D)进行重新配置,完成过程(E)发生。启动恢复过程(F)和完成(G)。这是再同步过程发生在国家(G)。
图像
下面的恢复过程解释详细的图。中断信号发起CRB迫使每个处理器进入复苏。
图像

验证通过故障注入
故障注入(也称为故障插入测试)加速系统中出现的故障,主要目的是评估和调试错误处理机制故障注入是强制性安全标准IEC 61508(适应汽车行业ISO WD 26262)当声称诊断覆盖率至少是90%。故障注入已经成为广泛用作实验可靠性验证方法,许多不同的注入故障已经开发出来的技术。
这里一个容错配置引擎进行自动故障注入活动配置内存,处理器1和comp-mux模块。敏感比特和持续测量错误。它很难获得BRAM CRB的故障注入的结果。自布拉姆的内容不同操作期间,敏感性和持久性也各不相同。布拉姆是防止由ECC错误。所以缺点不注入布拉姆和CRB的处理器1。故障注入过程中钻头翻转通过毅联汇业注入了使用基于框架的重新配置。
Processor1和comp-mux模块占据了604年和72年分别配置框架。为了评估配置位的敏感性和持久性错误的单比特翻转randomley同步方案。在注入故障处理器的同步对执行应用程序和检查外设风潮处理器是否工作正常。过程流取决于comp-mux检测在此期间任何不匹配。
图像
Step1-If没有发现不匹配的一些非敏感和故障注入终止。基于模块的重构消除任何未被发现的持久的错误执行。
Step2-Next一点一点被如果不匹配检测意味着宣布敏感,因此应用程序停止运行,并确定是否这一点导致持续的错误。基于框架的重构被执行。然后运行同一个应用程序,如果它再次触发任何不匹配信号然后执行基于模块的重新配置来纠正错误,使FPGA准备下一个比特。
图像
故障注入的表显示结果Virtex 5 FPGA上实现。实验表明,只有8.6和2.1的比例配置的处理器1和Comp-Mux敏感。敏感的一些实际原因持续错误处理器1和Comp-Mux分别为2.3和0.4。基于结果的平均误差造成的中断时间大约是23微秒。如果使用基本的增强方案将6 ms完成.Hence同步方案这里提出导致更少的时间开销相比基本同步方案。

结果与讨论
系统使用Xilinx Virtex-5 FPGA实现和Xilinx V13.2设计套件。获得的各种屏幕截图如下所示。故障检测和消除被执行。一旦发现一个错误它立即删除。双同步Microblaze核心运营在125 mhz ie一个周期需要8 ns。Picoblaze芯内特别设计的引擎运行60 MHz即一个周期需要16.7 ns。
图像
图5表示输入是如何申请的部分重新配置的过程。这里完整的过程不是重新配置。只进行了部分的FPGA通过重新配置的过程。
图像
图像
图7表示滚错误恢复计划。故障检测执行上下文不需要储蓄是正常给您。如果是发生错误纠正从无故障处理器通过复制正确的状态。它提供了更好的性能。
图像
图7显示了故障注入过程是如何进行的。验证过程的故障注入。如果一个模块被报道是错误的纠正和无故障显示输出。

结论
本文提出了一种新的容错可重构系统的体系结构,可以实现在任何SRAM-based FPGA集成处理器风潮。使用局部调整执行修复过程。这里使用前滚恢复错误而不是向后滚错误恢复方案在早期实现。因此,缓解故障延迟的问题,因为立即检测到故障,一旦他们造成一个错误。为了避免失败在配置引擎使用picoblaze核心构建和实现为faulttolerant使用三模冗余(咯)。提出的方案是一个有价值的替代其他容错方案风潮。故障注入实验用于验证过程。由于Virtex-6设备还包含FRAME_ECC和ICAP原语提出的系统也可以应用于他们。

引用














全球技术峰会