数字锁相环在直流电机转速保持中的Fpga实现

摘要

数字锁相环能够克服其他控制器如模糊逻辑控制器、模拟锁相环和PID控制器的缺点和性能问题。因此，采用数字锁相环(DPLL)控制器实现直流电机的转速控制是目前研究的热点。重点介绍了FPGA(现场可编程门阵列)数字锁相环和PWM发生器的实现。数字锁相环提供了一个高度稳定的频率控制比其他控制器，如模拟锁相环，PID和模糊逻辑控制器。闭环传感元件为光学编码器，输出频率与电机转速成正比的脉冲序列。该脉冲序列将由数字锁相环同步到FPGA内部由石英晶体振荡器产生的给定精确频率的参考脉冲序列。两个脉冲串之间的相位差由相位检波器通过计算两个脉冲的脉宽来测量。相位检波器将相位差转换为可由环路滤波器进行数字处理的数值。回路滤波器起着调节器的作用。该锁相环的DCO(数字控制振荡器)模块被一组电机和编码器的组合所取代。 The DC motor terminal voltages controlled using MOSFET based chopper circuit. The chopper is driven by a précised frequency PWM signal. The result of the project shows that motor speed is not affected so much with the varying loads. On loading the motor speed slow down for about 40 rpm (10%) of its normal speed 400rpm, on unloading the motor speed is hunting to its normal speed 400 rpm. The motor used in this experiment is a DC motor with rated speed of 500 rpm and rated voltage of 12 Volt and rated current of 1 Ampere. Results show the behavior of the designed digital PLL and PWM generator circuits in FPGA.

关键字

FPGA, DPLL，直流电机，速度控制器，PWM发生器，相位检波器。

介绍

数字锁相环(DPLL)对模拟锁相环、PID、模糊控制器等具有较好的控制能力，能对负载进行准确的速度控制。DPLL广泛应用于通信、仪表、控制等领域，避免了线性锁相环引入的各种噪声，如白噪声、杂散噪声、阻尼因子、高频噪声等，同时频率锁相环的锁相范围稳定性较差，对高频锁相环产生倾倒，效率较低。数字锁相环控制直流电机的速度，并提供宽的锁相范围。

数字锁相环通过相位鉴频器和环路滤波器实现了数字信号更好的同步。

通常，在DPLL系统中，鉴相器将相位差误差转换为可由环路滤波器进行数字处理的数值。环路滤波器作为一个调节器，因此它提供一个控制信号值的数字控制振荡器(DCO)[7]。

在FPGA(现场可编程门阵列)平台上，使用VHDL代码实现了数字锁相环(DPLL)。FPGA是VLSI中的最新技术，它保持了自定义功能的优势，如ASIC，同时避免了高开发成本，通过使用可重构的设备，使测试和原型制作非常容易，并能够在生产后进行设计修改。如果像FPGA这样的优秀平台支持预定义和预验证的IP核[8]。数字锁相环是一个带反馈子系统的闭环系统，数字信号需要同步。

直流电动机控制器因其良好的速度转矩特性和控制简单等优点，在工业变速应用中得到了广泛的应用。在某些应用中，驱动电机的开环调节是足够的。在其他一些应用中，为了获得更好的性能，需要反馈控制。通常，这是通过伺服反馈系统实现的，其中任何速度变化都被闭环传感元件感知为光学编码器，它输出与电机转速成比例的频率的脉冲序列。该反馈脉冲序列将由数字锁相环与一个精确频率的参考脉冲序列同步，该参考脉冲序列在具有石英晶体振荡器的FPGA板上产生。相位频率检波器产生一个数值误差信号值称为差分误差值。

回路滤波器称为调节器，它根据误差差值调节控制信号的值。控制信号值应用于PWM发生器作为其计数值。PWM发生器产生控制直流电机占空比末端电压的信号。PWM的占空比随相位比较器系统[1]产生的误差信号值而变化。在数字锁相环方法中，电机转速转换为数字脉冲序列，并与参考数字脉冲序列同步。这样，通过锁定参考频率，实现了对电机转速的精确控制。

为了控制直流电动机的转速，我们利用PWM来控制电机端的电压。斩波输出电压与斩波开关频率及其占空比成正比，因此可以调节进入终端电机的电压大小，从而调节电机转速。提出了一种采用mosfet斩波控制输入电压的直流电机驱动系统，该系统利用数字锁相环原理精确地将电机转速与参考频率同步。DCO由开关控制电路、MOSFET斩波器、直流电机和旋转编码器组成。

在此基础上，实现了对电机在空载和满载工况下的运行进行评价的实验系统。设计过程说明了一个原型系统的实际参数与自激直流电动机(12v 1000- rpm 1-A)由MOSFET斩波供电。最后给出了[3]的实现结果和实验结果。

然而，模拟锁相环系统在一些要求具有良好的调速性能和快速动态响应的应用中不能满足要求。这些特性可以通过使用数字锁相环控制系统来实现。

数字锁相环

数字锁相环(DPLL)在需要精确频率同步的控制应用系统中被广泛应用。数字锁相环的基本块由相位频率检波器(PFD)、环路滤波器和数字控制振荡器(DCO)组成，因为锁相环的所有块都是数字的，所以称为全数字锁相环，如图1所示。PFD将DCO输出信号与参考信号进行比较，产生一个误差信号来指示相位差值[4]。

相位误差信号经环路滤波器滤波，以提供与两个信号相位差成比例的控制信号值。该控制信号值用于在减小相位差的方向上改变DCO频率。当DCO频率完全等于参考输入信号[3]的频率时，达到平衡状态。

通过在反馈路径中插入分频器(通常是数字可编程计数器)，DCO频率可以同步到参考频率的倍数，如图1所示。这样的结构称为频率合成器，它通常用于在通信系统中产生精确的频率。

从最小值到最大值的频率范围，即DPLL将保持在锁定状态的频率范围称为DPLL的锁定范围。如果锁相环最初锁定，输入信号频率小于fmin，或者如果输入信号频率超过fmax，锁相环不能保持其额定速度等于参考输入信号频率，锁相环解锁。所述数字锁相环原理可用于直流电机速度控制，为将电机速度与精确的时钟信号同步提供了一种有效手段。可采用锁相环基本结构或频率合成器结构，其中DCO由直流电动机(带电机驱动器)和速度编码器组合而成，编码器生成频率与电机速度成正比的脉冲序列。

现场可编程门阵列(fpga)

FPGA是一种可重新编程芯片。Xilinx ISE提供了广泛的组件，例如XC3S400-4PQ208提供了30,000个最大的组件。在1000 clb(配置逻辑块)上的逻辑门，系统时钟速率高达4MHz, FPGA上的设计非常快，易于修改，适合于原型产品，因为它们相当昂贵，因此对于大规模生产[10][7]来说并不经济。

建议系统的描述

基于数字锁相环的直流电机速度控制是一种自激直流电机的速度控制系统，由MOSFET斩波器供电，如图2所示。该系统配置类似于锁相频率合成器，其中DCO被开关控制电路、单相MOSFET斩波器、直流电机和速度编码器(旋转编码器)的组合所取代。旋转编码器和可编程的n除计数器提供反馈信号，该信号是频率与电机转速成正比的脉冲序列。数字相频检波器用于将反馈信号与参考脉冲序列进行比较。检测器输出由低通滤波器滤波，以提供与两个信号之间相位差成比例的电压。该错误电压转换为触发单相MOSFET斩波的定时脉冲。因此，平均电机电压，其结果，其速度因此改变，以减少反馈和参考信号之间的相位差。

为简化电路，采用主并行FPGA模式的直流电机调速系统框图如图2所示。

在FPGA中使用VHDL语言实现了数字相位检波器、数字环路滤波器和PWM发生器的行为和结构模型。当达到平衡状态时，电机转速精确地同步到参考频率的倍数。数字鉴相器和可编程计数器设计配置在FPGA XC3S400-4PQ208上的一个PROM上，主并行模式[8][9]。

•时钟分压器

时钟分配器从FPGA板4MHz的晶体频率中产生直流电机参考转速对应的参考时钟信号。分频值可设置为时钟分频电路的计数值，在FPGA中实现。

ïÂ‑·相位频率检测器

相频检波器是在FPGA上实现的一种数字式相频检波器，用于比较列车的参考脉冲宽度和编码器提供的列车宽度反馈脉冲。检波器的输出信号值由直流分量和谐波组成，通过环路滤波器将直流分量和谐波消去，使检波器的传递函数可以认为是常数[1]。

所以,

相频检波器模型如图3所示。这是使用Ztransform的分析模型。

直接数字合成器(DDS)由增益k0的相位累加器的离散传递函数描述。此外，处理延迟(例如，对于流水线)被包括为前馈路径的DFF和反馈路径的DFB。DFB用于小延迟变化。对于最坏情况的稳定性检验，必须使用最大群延迟。离散鉴相器的增益称为kd。对E(z)求解下式，可得到相位误差传递函数。

F(z)为滤波器的传递函数。E(z)的性质必须谨慎选择，相位误差应该随着时间的增加趋于零，导致条件[11]。

ïÂ‑·数字循环过滤器

环路滤波器的基本功能是通过对鉴相器输出信号进行加、减差误差来产生控制信号值，从而得到维持直流电机转速的调节信号值。所以循环滤波器也被称为调节器。

所以,

采用比例积分(PI)滤波器作为环路滤波器。将该数字滤波器描述为数字环路滤波器[11]的解析模型。

其中K1和K2分别为比例路径和积分路径的增益系数。从行为上描述了环路滤波器的VHDL模型。当PFD用RESET信号初始化时，环路滤波器的输出也被设置为初始值以及DCO输出频率。否则，ERROR将由循环过滤器处理。

ï ·PWM发生器

PWM占空比与PFD产生的误差差值成正比。输出到电机终端的电压与PWM占空比成正比，环路滤波器的控制信号值作为PWM发生器的计数值。由于编码器对电机的负载降低，PWM占空比增大。在空载状态下，电机以PWM占空比50%[1]的参考转速运行。

ï ·数字控制振荡器(dco)

采用开关控制电路、MOSFET斩波器、直流电机和旋转编码器相结合的方法代替了数字锁相环调速系统中的数字控制振荡器。将电机编码器块的传递函数作为二阶系统来确定。

实验结果

实验结果验证了系统的行为建模。随着PWM占空比的变化，其平均电压也随之变化。这里的参考信号为400转/分，负载反馈信号为360转/分，差分误差信号为40转/分，对应的PWM信号波形如下图所示。PWM占空比有61%的ON周期和39%的OFF周期。

ï ·基于模拟器的结果

model_Sim5.7F生成的仿真输出与负载和空载情况下的实际结果相似，如下所示。

a)有载工况b)空载工况:-

空载时差值误差为零。

ï ·基于硬件的结果

下面的波形显示了实时系统的输入和输出信号。

I)输入信号:

II)差差信号

在空载状态下差值误差为零，但在载状态下出现误差如图所示。

III)输出信号:-

a)负载状态

当负载加到电机上时，电机的转速分别减小，为了将转速提高到参考转速，PWM的占空比分别增大。

b)空载状态:-

当电机无负载时，电机的转速与PWM占空比的参考转速相同，为50%。

结论

提出了一种数字锁相环(DPLL)控制器，该控制器具有比模拟锁相环、PID、模糊控制器等控制精度高的特点，可实现对直流电机驱动的鲁棒、精确的速度控制。

传统的直流电机调速控制器需要一个完整的电机数学模型。DPLL设计采用基于计数器的语言描述代替数学模型。这可以降低设计复杂性，加快开发周期。而DPLL控制无论在瞬态还是稳态下都能提供最好的直流电机速度控制性能。除了DPLL以外的其他控制技术也可能出现超调现象，这取决于输入和输出变量的量化水平。当转速误差较大时，DPLL激活，系统快速响应，将电机转速拉入转速误差范围内。论证了DPLL在直流电机调速系统中应用的可行性。通过DPLL操作实现精确的调速。实验结果表明，该系统能快速恢复速度，比PID、模糊逻辑和模拟锁相环等控制器性能有明显提高。

确认

如果不提及那些使之成为可能的人，伴随着成功完成任务的满足感和强调感是不完整的。我非常感谢一些人的专业指导和帮助以及鼓励，使非常愉快，努力承担这个项目。我借此机会向我们敬爱的项目指导和协调员P.C.Bhaskar教授表达我深深的谢意和感激之情，感谢他在我的项目工作中给予我的支持和宝贵的指导。我也感谢所有的教学和非教学人员，他们直接或间接地帮助我使这篇论文第一阶段取得了巨大的成功。

参考文献

马田，小林，“基于时域PWM信号的锁相环/PID电机控制系统”，2007年中国电机工程学会年会，2007年9月17-20日。 马来西亚普特拉，雪兰莪;S.B.M.努尔;S.M.Bashi,;M.K.Hassan，“直流电机速度控制系统的微控制器性能”;国家电力工程会议论文集，2003,pp 104 - 109, 2003, 12月15-16日。 R.E.Best，“锁相环:设计、模拟与应用”。McGraw-Hill, 2003年第5版。 D. Abramovitch，“锁相循环:以控制为中心的教程”。美国控制会议记录，安克雷奇，AK, 2002年5月8-10日。 赖茂福，“模糊逻辑在异步电动机锁相环速度控制中的应用”，机械工程学报，vol.43, no. 1。6，页630-639,1996。 A Khoei, K.H. Hadidi，“基于微处理器的直流电机闭环速度控制系统使用功率Mosfet”。乌米亚大学，ICECS，第1247-1250页，1996。 Peter Alfke，“锁相环的频率/相位比较器”，Xilinx AN-1076, Xilinx公司，1994。 盖格，“直流电机锁相环”。约翰·威利，纽约，1981年 “一种基于柔性微控制器的斩波驱动永磁直流电动机”，《电力电子工程学报》，993,Moore，“锁相环在电机速度控制中的应用”，IEEE Spectrum, pp.61-67, 1973。 www.xilinx.com/ SE。Zianbetov, M. Javidan, F. Anceau和D. Galayko，“全数字锁相环的设计和VHDL建模”。