关键字 |
| Radix2 Radix4布斯乘数,布斯算法 |
介绍 |
| 乘法是一个重要的算术运算及其应用是过时的几十年时间。早些时候ALU的蛇被用来执行乘法最初。随着applicationsof数组乘数介绍了时钟频率增加以及时间限制变得简朴。从那时起方法实现乘法提出了更复杂的[1 - 4]。众所周知的使用乘法操作而数字计算和数字电子技术领域的非常强烈的尤其是多媒体和数字信号处理(DSP)应用程序[6]。执行乘法主要有三个阶段:第一阶段主要由生成的部分产品通过数组和盖茨生成;第二阶段包括降低部分产品的使用降低部分产品方案;最后获得的产品是通过添加部分产品[5]。乘法可以表现在:1)数字签名;2)无符号数。 Signed multiplication a binary number of either sign (two numbers whose sign may are not necessarily positive) may be multiplied. But, in signed multiplication the sign-extension for negative multiplicands is not usable for negative multipliers and there are large numbers ofsummands due to the large sequence of 1’s in multiplier. Unsigned multiplication binary number (whose sign is positive) is multiplied. Continuous advances of microelectronic technologies make better useof energy, encode data more effectively, transmit information more reliable, etc. Particularly, many of these technologies address low-power consumption to meet the requirements of various portable applications [7]. In these application systems, a multiplier is a fundamental arithmetic unit andwidely used in circuits. VHDL is one of the commontechniques for the digital system emergent process. The technique is done by program using certain software which performs simulation and examination of the designed system. The designer only needs to describe his digital circuit design in textual form which can remove without the effort to alter the hardware. VHDL is more preferred because this technique can reduce cost and time, easy to troubleshoot, portable, a lot of platform software support the VHDL function and high references availability. All the processes will be running using Xilinx- Quartus software which means the process is simulated only without any hardware implementation .Multiplication is a fundamental operation in most signals processing algorithms. Multipliers have large area, long latency and consume considerable power. Therefore low-power multiplier design has been an important part in low- power VLSI system design. Fast multipliers are essential parts of digital signal processing systems. The speed of multiplier operation is of great importance in digital signal processing as well as in the general purpose processors today. The basic multiplication principle is twofold i.e., evaluationof partial products and accumulation of the shifted partial products. |
文献综述和相关工作 |
| 乘数是许多高性能系统的关键部件,如FIR滤波器[9],微处理器、数字信号处理器等。系统的性能通常是由乘法器的性能,因为乘数一般是系统中最慢的克莱门特[10]。此外,它通常是最耗费区域[11]。因此,优化的速度和区域乘数是主要的设计问题。然而,面积和速度通常是相互矛盾的约束,以便提高speedresults主要在更大的领域。结果,整个光谱的乘数与不同area-speed约束已经被设计为完全平行的乘数的一个极端,完全连续乘数在另一端。之间的数字串行乘数个位数组成的几位在哪里操作。 |
| 这些乘数有温和的速度和面积的性能。然而,现有的数字串行乘数一直饱受复杂切换系统设计和/或违规行为。基数- 2 n[12]乘数操作数字并行的方式,而不是把流水线数字水平和避免上面的大部分问题。他们引入了m·k·易卜拉欣在1993年[8] |
补充表示 |
| 在补充表示,数字表示为两个二进制的补充部分。在这种方法中,正数代表相同的方式符号量值的方法。它是最广泛使用的表示方法。正数只是与“0”表示为一个二进制数符号位。负数转换所有0到1,所有1到0,然后添加' 1 '。假设,在2的补码形式,我们必须找到它在二进制值,然后如果从“0”开始数,那么它是一个正数,如果从“1”开始数,那么它是一个负数。如果是- 2的补数的数量,我们会在普通的二进制数。让我们以,1101年。2的补然后我们将得到0011。,数字从“1”开始是负数和0011 + 3的二进制表示。 So, the number is -3. Similarly, we are representing other negative numbers in 2’s complement representation. |
| 假设我们在十进制添加+ 5和5 ' 0 '。现在,在2的补码形式表示这些数字,然后我们得到+ 5 0101和1011。添加这两个数得到10000。丢弃,那么数字表示为' 0 '。在此签署乘法我们已经修改了复杂的乘法的策略。 |
| a·布斯的重新编码算法 |
| 并行乘法使用基本展台的重新编码算法用于生成高效的部分产品。ThesePartial产品总是有大量的比特比输入的比特数。这部分产品的宽度通常是取决于基数计划用于重新编码。这些生成的部分产品由压缩机补充道。因此,这些计划使用更少的部分产品包括低功耗和面积。 |
| 有两种类型的算法Radix-2为乘法和Radix-4生成有效的部分产品。首先,我们将解释展台的重新编码算法的基本技术,然后修改布斯的重新编码技术Radix-2算法. .基数- 2 n[12]乘数操作数字并行的方式,而不是把流水线数字水平和避免上面的大部分问题。他们引入了m·k·易卜拉欣在1993年[8]。 |
| 这些结构是迭代和模块化。完成流水线数字层面带来的好处固定的操作速度无论“乘数的大小。时钟速度只取决于数字的大小已经固定在设计实现。 |
布斯的RADIX-2重新编码算法的基本技术 |
| 布斯算法提供了一个程序二进制整数相乘signed-2[8]的补充表示。根据乘法程序,0的字符串乘数不需要只是转移和一串1乘数的钻压2 k体重2 m可视为2 k + 1 - 2米。 |
| 布斯算法首先需要重新编码乘数。记录格式,每一位乘法器可以采取的任何三个值:0,1,1。假设我们想一个数乘以01110(十进制14)。这个数字可以被认为是区别10000(十进制16)和00010(十进制2)。到01110年乘法可以通过总结以下产品: |
| 我)24倍被乘数(24 = 16) |
| ii) 2的补的21倍被乘数(21 = 2)。 |
| 在标准的乘法,三个需要添加的字符串1。这可以被一个加法和减法。上述要求是被重新编码的乘法器01110使用以下规则总结在表1。 |
 |
| 状态图 |
| Radix-2布斯乘数的状态图是图1所示。这里有四种不同的状态。00,11个州我们可以执行乘法被乘数与零。01状态,我们可以把被乘数而10状态,我们可以把被乘数与1。 |
 |
| ASM图 |
| 图2显示了ASM图Radix-2布斯乘数。它代表了传统程序所需的各种操作对机器的状态。这里我们通过Radix-2布斯编码器生成部分产品。通过使用这种技术,我们可以降低部分产品生成和计算时间延迟小于普通乘法。 |
 |
| 生成记录radix-2乘数,执行以下步骤。 |
| 我)添加给定的乘数与零LSB的一面。 |
| ii)使两位组重叠的方式重新编码使用上面的表数量。 |
| 考虑一个例子的8位被乘数11011001和乘法器011100010。 |
 |
| Vdd的电源电压和idd (t)的数量目前的电路。 |
| 鉴于这个方程,在给定的时间最小化的峰值功率成正比的当前时间。因为电流流动的理想只有当电路处于活动状态时,通过最小化同时活跃的元素的数量,我们可以减少currentdrawn激增的电力供应,从而减少IR-voltage下降。 |
| 为了优化电路的峰值功率,同时切换电路元素的数量必须减少。 |
| 在这个提议工作实现高速乘数是提高并行性,有助于减少后续计算阶段。的原始版本布斯算法(Radix-2)有两个缺点。 |
| :1)添加的数量减去操作和移位操作的数量变变量,就不便设计并行乘数。(2)算法变得低效当有孤立的1。这些问题是克服使用修改后的基数4。布斯算法扫描字符串三位下面:1)扩展符号位1位置如果有必要确保even.2)附加一个0到n的LSB multiplier.3)根据每个向量的值,每个部分产品将是0,+ M - M + 2米或2米。 |
| 负的B是由2的补充和摘要Carry-look-ahead (CLA)快速小蝰蛇。M的乘法是由M×一点转向左边。因此,在任何情况下,在设计nbit并行乘法器,只有n / 2部分产品生产。计算部分产品根据以下规则 |
| 锌= 2×Bn + 1 + Bn + Bn-1 - - - - - - - - - - - - (2) |
| B是乘数。 |
 |
| b .展台Radix-4乘法算法 |
| 实现高速乘数的解决方案之一是提高并行性,有助于减少后续计算阶段。的原始版本布斯算法(Radix-2)有两个缺点。它们是: |
| (我)添加的数量减去操作和移位操作的数量成为并行乘法器设计变量和变得不方便。(2)算法变得低效当有孤立的1。这些问题是克服通过修改Radix-4布斯乘法算法。Radix-4算法的设计方法描述的图形视图状态图和ASM图。这个算法扫描字符串的三位如下: |
| 1)扩展符号位1位置如有必要确保n是偶数。 |
| 2)附加一个0到右边的LSB的乘数。 |
| 3)根据每个向量的值,每一个部分 |
| 产品将是0,+ y, y - y, y + 2或2。Radix-4布斯编码器进行编码的过程基于乘法器的被乘数碎片。它将比较3位重叠技术。分组从LSB,第一块只使用两个比特的乘数和假设零第三位。Radix-4布斯编码器的功能操作是显示在表2。Radix-4布斯乘数的状态图图3所示。它由八种不同类型的状态和在这些状态我们可以获得结果,乘法被乘数的0、1和2连续。状态图的插图呈现各种逻辑执行Radix-4布斯乘法按采用编码技术在不同的州。 |
| 状态图 |
 |
| ASM图 |
| Radix-4布斯乘数的ASM图inFig.4所示。这代表了传统的流所需的操作Radix-4展台乘数处于不同的状态。这里我们可以通过Radix-4布斯编码器生成部分产品。通过使用这种技术,我们可以进一步降低部分产品生成和计算时间延迟,这是低于Radix-2乘法。 |
 |
| 考虑为基数示例4: |
| 被乘数1 0 0 0 0 0 0 1 |
| 乘数0 1 1 1 1 1 1 0 0 |
 |
结果 |
| 我们评估的性能Radix-2 Radix-4布斯乘数和FPGA实现它们。设计输入,我们使用ModelSim 6.3 f和设计与硬件描述语言(VHDL)。为了得到权力和延迟报告我们合成这些乘数使用Xilinx ISE 9.1。合成的比较报告Radix-2和Radix-4布斯乘数表3中给出。 |
 |
结论 |
| 摘要Radix-2并使用硬件描述语言(VHDL) Radix-4布斯乘数的设计。修改的延迟和功耗radix-4布斯乘数相比Radix-2布斯乘数较小。在FPGA上实现时,发现radix-4布斯乘数比radix-2布斯乘数功耗更小。也估计延迟减少radix-4布斯乘数。 |
引用 |
- w·c·叶和c·w·珍一个¢高速Booth编码并行乘法器的设计,一个¢IEEE计算机,49卷,没有。7日,页。692 - 701年,2000年7月。
- Shiann-RongKuang Jiun-Ping,王,郭Cang-Yuan¢修改布斯乘数与常规部分产品数组,一个¢IEEE电路和systems-II, 56个卷,没有5,2009年5月。
- 李蓉Wang Shyh-JyeJou Chung-Len李,一个¢well-tructured修改布斯乘数DesignA¢978 - 1 - 4244 - 1617 - 2/08 /©2008年IEEE 25.00美元。
- Soojin金姆和Kyeongsoon赵一个¢高速修改设计展台乘数操作在GHz RangesA¢世界科学院、工程和技术61 2010。
- Shiann-RongKuang,会员,IEEE,王Jiun-Ping Cang-Yuan GuoA¢修改布斯乘数与常规部分产品ArrayA¢IEEE电路和SYSTEMSA¢II:表达内裤,卷。56岁的没有。2009年5月5日,1549 - 7747
- Ravindra P拉其普特人和m . N ShanmukhaSwamyA¢A高速修改布斯编码器乘数签署和无符号numbersA¢,2012年14建模和模拟国际会议978 - 0 - 7695 - 4682 - 7/12©2012年IEEE。
- a . p .切卓卡山和r·w·Brodersen低功耗CMOS设计。皮斯卡塔韦,新泽西:IEEE出版社,1998年。
- A·d·布斯¢签署了二进制乘法技术,一个¢季度j .机械应用数学。4卷,第2部分,pp.236 - 240, 1951。
- 约翰·G。Dimitris g . Monolakis Proakis,¢数字信号处理、原理、算法,和ApplicationsA¢,第四版。
- Dandapat, s . Ghosal p . Sarkar d Mukhopadhyay(2009),一个¢1.2 -ns16a16位二进制乘数使用。高速CompressorsA¢,国际电子杂志,电脑,和系统工程,2009,234 - 239。
- 顾,h张(2003),一个¢超低电压小功率4:2压缩机高速multiplicationsA¢。电路与系统、2003。在ISCAS A¢03。国际研讨会,学报》5卷,2003年5月,321 - 324。
- A.K.以色列科伦、计算机数学算法彼得斯ISBN 1568811608。
- h常,J。顾,M。张(2004),一个¢超低压低功耗CMOS 4 - 2和5 - 2压缩机快速算术circuitsA¢、电路和系统常规文件,IEEE交易页面(s): 1985 - 1997,体积:51岁的问题:2004年10月10日。Rashmi Ranjan等人/国际期刊《计算机科学与工程技术(IJCSET)
|
菜单
