门数的比较不同的16位的选择方案

M.Lavanya
助理教授、ECE系Vardhaman工程学院Telangana,印度

文摘

除了最基本的计算过程中遇到数字系统。面积有效携带选择加法器提出本文通过比较常规的门数和修改16位携带选择方案,提出了常见的布尔逻辑选择加法器。摘要门数定期评估、修改和提出设计逆变器而言,NAND和盖茨。比较结果表明,常见的布尔逻辑进行选择加法器结构需要较少数量的盖茨比常规和修改16位携带选择加法器。

关键字

常见的布尔逻辑门数,比较

介绍

数字计算机完成各种信息的任务。函数中遇到各种算术运算。基本的算术运算是由不同的二进制加法和执行。常见的和非常有用的组合逻辑电路,可以使用一些基本逻辑门构造。任何二进制加法器是由从逆变器,或和XOR盖茨。本文的结构规律、修改和提出选择蛇门数给出逆变器而言,与非也。

盖茨和所需的数量和盖茨或逆变器而言,Nand和也分别为1 1 0和1 0 1。同样的门数要求XOR给出如下。XOR的布尔表达式' b + AB和电路,如图1所示。

在图1中,有两个门,1或门,2逆变器。总门数的逆变器,Nand和盖茨5 2 1。同样的门数不同的盖茨在常规使用,修改和常见的布尔逻辑选择方案架构表1中给出。

常规的16位携带选择加法器的结构是图2所示。它有五个小组,每个都是不同的大小。

门数评价组(1)和(2)是图3所示。(1)有两个完整的蛇。这是图3所示的结构。门数逆变器而言,Nand和也不是盖茨决定如下。

门数= 2 *完整的蛇(FA)

= 2 * 14

= 28。

同样的,组织的结构(2)图3 b所示。和门数决定如下。

门数= 3 (FA) + 1 (HA) + 3 (2 x1 Mux)

= 3 * 14 + 1 * 10 + 3 * 7

= 42 + 10 + 21

以同样的方式计算剩余的三组的门数。门数的五组常规16位携带选择加法器的逆变器,Nand盖茨也给出了表2。上述体系结构所需的盖茨总数是530。

修改后的16位携带选择加法器

修改后的16位携带的架构选择加法器是图4所示。定期之间的差异和修改16位携带选择条位于cin = 1,也就是说,在定期携带选择加法器脉动进位加法器,而用于修改16位带选择加法器二进制多余一转换器用于cin = 1。在修改携带选择加法器也有五个不同的组。门数评估图5所示。

门数评价组(1)和(2)图5决定如下。

门数= 2 *完整的蛇(FA)

= 2 * 14

= 28。

门数= 1 fa + 1公顷+ 2 xor + 1和+ 1逆变器+ 3 mux

= 1 * 14 + 1 * 10 + 2 * 8 + 1 * 2 + 1 + 3 * 7

= 64

同样,其余三组门数确定,门数的五组逆变器而言,Nand和和盖茨在表3中给出。

盖茨的总数为修改后的16位携带选择加法器是470。通过比较以上的门数两个架构,盖茨后来架构的数量减少60。

建议携带使用常见的布尔逻辑选择加法器

建议携带选择加法器是由使用常见的布尔逻辑。这个逻辑是完全加法器的图6所示。

在此建议的体系结构,使用XOR和和盖茨不是完整条cin = 0和逆变器从XOR和盖茨或者是用来代替完整的蛇和二进制Excess-1转换器cin = 1。使用这些门,这个架构的门数减少。提出一点把选择的门数加法器给出如下。

门数= 1 xor + 1 + 1和+ 1逆变器+ 2 mux

= 1 * 8 + 1 * 2 + 1 * 2 + 1 + 2 * 7

= 27。

全加器的真值表如表4所示。

同样,16位的门数常见的布尔逻辑使用携带选择加法器是16 * 27 = 432。携带选择提出的16位加法器是由“十六”类似的一点共同的布尔逻辑。

比较结果

比较不同的16位携带选择小蝰蛇的逆变器,nand和也不是盖茨给出的16位携带常规和修改为cin = 0选择方案有不同的组,cin = 1,提出常见的布尔逻辑选择加法器已经十六个类似的组织。图7显示了五门数的比较不同组的常规和修改进行选择。

图8显示了所需的盖茨16位总数的比较规律,提出修改和选择方案。16位比较常规和修改建议携带选择方案提出了盖茨的携带数量分别选择加法器减少98和38。

结论

本文比较不同的16位携带给出选择方案和确定,提出选择加法器减少了门数比其他两个。门数的百分比降低提出了16位常见的布尔逻辑进行选择加法器与16位相比常规和修改携带选择方案分别为18.5%和8%。

引用

Kittur b·拉姆库玛儿和哈瑞米。,“Low-Power and Area-Efficient Carry Select Adder”, IEEE Transactions on very large scale Integration (VLSI) systems, vol. 20, no. 2, pp. 371-375,February 2012.
I-Chyn韦,程晨【音】Ho Yi-Sheng林,Chien-Chang彭。,“An Area-Efficient Carry Select Adder Design by Sharing the Common Boolean Logic Term”, IMECS, vol II ,pp. 1091-1094,March 2012.
o . Bedrij”,选择加法器,“愤怒反式。在电子计算机、EC-11卷,第346 - 340页,1962年