基于时钟树门控驱动的低功耗门控解复用器树缓冲器

E.Kanniga¹， N.伊摩卡·辛格²和K.Selva Rama Rathnam^3.

金奈巴拉特大学电子和电信系教授
PG学者- vlsi，电子与通信工程系，巴拉特大学，金奈
金奈巴拉特大学电子与通信工程系学士

摘要

随着超大规模集成电路技术的发展，延迟缓冲器对电路设计和性能的影响越来越大。本文介绍了采用时钟门控和门控驱动树的低功耗缓冲器的设计。由于延迟缓冲器是按顺序访问的，所以采用门控时钟环计数器寻址方案。环形计数器采用双边缘触发触发器(DET)代替传统触发器，工作频率减半。此外，为了产生时钟门控信号，在控制逻辑中实现了组合元素(c元素)，以避免增加全局时钟信号的负载。对于时钟配电网，采用门控驱动树技术，进一步降低了功耗。此外，在存储器的输入和输出端口上也采用了这种技术，以减少它们的负载。与传统的延迟缓冲器相比，所提出的延迟缓冲器功耗更低。

索引词

c -元件，DET触发器，延迟缓冲器，时钟门控，门控驱动器，环形计数器。

介绍

由于便携式电池的大量使用，低功耗电路的设计已成为现代超大规模集成电路技术的重要因素之一。对于这些产品，延迟缓冲器也是线路缓冲器和延迟线被使用。在处理信号的临时存储中，需要这样的串行存取存储器。

为了补偿数据流速率的差异，保留数据以在以后的时间使用，允许对数据流进行定时校正，延迟信号的传输时间以允许其他应用程序发生延迟缓冲区。目前，大多数电路采用静态随机存取存储器(SRAM)加上一些控制/寻址逻辑来实现延迟缓冲。对于较小长度的延迟缓冲区，可以使用移位寄存器代替。在长延迟缓冲器中，基于SRAM的延迟缓冲器由于SRAM单元尺寸紧凑和总面积小而更受欢迎。在SRAM地址解码器和读/写电路中仍然会有相当大的功耗。

在所提出的延迟缓冲器中，使用门控时钟环计数器来访问内存。环形计数器使用双边触发(DET)触发器，而不是单边触发触发器，其频率为工作时钟频率的一半。在产生时钟门控信号以避免增加全局时钟信号负载的控制逻辑中，使用了组合元(c元)。除了在环形计数器中对去往DET触发器的时钟信号进行门控外，然后应用门控时钟驱动树进一步减少沿时钟分布网络的活动。如果没有应用门控，则需要激活所有驱动程序。驱动树分布网络用于全局时钟，只激活从时钟源到需要被时钟[5]激活的块的路径上的驱动。该技术将大大降低环形计数器时钟信号在配电网上的负载，从而降低总功耗。同样的技术应用于延迟缓冲区中内存部分的输入驱动程序和输出驱动程序。对于输入电路，在驱动树的每一层中，沿着通往寻址内存字的路径只有一个驱动被激活。

类似地，在驱动树的每一层中，从寻址内存字到输出的路径上只有一个驱动程序被激活。因此，可以消除浪费在驱动器上的功率，不需要通过这种技术激活。

传统的延迟

缓冲区

为了在面积和功率不那么重要的情况下实现短延迟缓冲器，使用移位寄存器。在应用时钟脉冲时，移位寄存器中的数据可以被移动

在基于指针的设计中，一种环形计数器，它只有一个旋转的活动单元来指示要写入和读出的字。DFF的最下面一行只初始化了一个“1”，所有其他DFF都保持在“0”。当时钟边缘触发dff时，这个“1”信号向前传播。因此，传统的二进制地址解码器可以被这种“单编码”环形计数器所取代。与移位寄存器延迟缓冲器相比，这种方法只在环形计数器中传播一个“1”，而不是传播比特字。[2]

在Oct系统中，即环形计数器中的每8个dff被分组为一个块，用于门控时钟技术。然后，为每个块计算门控信号，在该块可以不活动时对频繁切换的时钟信号进行门控，从而消除不必要的电力浪费

如图3所示，当块中第一个DFF in的输入设置为“1”时，它将R-S触发器在下一个时钟边缘的输出设置为“1”。因此，传入的“1”可以被困在该块中，并继续在块内传播。与此相反，当这个块处于活动状态时，其他块将被关闭。成功地将“1”传播到下一个块中的DFF可以关闭当前块中不必要的时钟信号。采用门控时钟环计数器和门控驱动器技术来降低数据写入和读取时的功耗。

门控时钟环计数器

环形计数器使用DET触发器和c型元件来产生时钟门控。为了进一步减少沿时钟分布网络的活动，然后应用门控时钟驱动树。[２]

在图3中，额外的R-S触发器仍然消耗更多的功率。因此用c元素代替，如图4所示。节省更多的电力。

DET触发器

在环形计数器中使用双边触发触发器而不是单边触发触发器。双边缘触发触发器用于在单个时钟脉冲上产生两个输出。在这些人字拖的工作将做在上升边缘和下降边缘。因此，时钟频率降低到一半。

时钟门控使用c元素

门控函数用于在一段延长的时间内关闭某些功能模块的时钟。

c元素[5]的逻辑表达式为

C_下一个= ab + BC + ca

A和B是它的输入，C和Cnext是当前和下一个输出。如果A=b，那么下一个输出将与输入相同。否则，如果A≠B，则输出保持不变。由于c元素的输出只有在A=B时才能改变，因此可以避免出现故障的可能性。它避免了过多的时钟负载。这与握手协议有关。

门控时钟驱动树

通过使用这种技术，可以进一步减少对全局时钟信号“CLK”的加载。该方法有效地减少了分布在整个电路中的时钟路径长度，同时也减少了分布层的长度。驱动树分布网络用于全局时钟，只激活从时钟源到需要时钟驱动的块的路径上的驱动。

用于输入和输出的门控驱动树

这种技术可以消除在不需要激活的驱动器上浪费的电力。在所有的存储单元中，只有两个词将被激活:一个由输入数据写入，另一个被读到输出。

将输入信号一路驱动到所有的存储单元似乎是一种能源浪费。同样的情况是在读取电路的输出端口。在延时缓冲器存储器模块的输入驱动/输出驱动传感电路中，采用了门控时钟树技术。

结果

在此基础上设计并仿真了延时缓冲器。后台使用的工具是Micro wind 3.1，功率合成使用的工具是Altera Quartus II 10.0。

动力分析

使用Micro wind 3.1进行功率对比分析

结论

在本文中，我们提出了一种低功耗延迟缓冲器架构，该架构采用了几种新颖的技术来降低功耗。采用c单元门控时钟的环形计数器可以在不增加全局时钟信号负载的情况下，有效地消除过多的数据转换。输入和输出驱动电路使用另一门控多路复用器树和门控多路复用器树，以减少输入和输出数据总线的负载。测量结果表明，所提出的体系结构比在后端工具中测量的传统体系结构消耗更少。

未来的增强

这种低功耗电路设计适用于便携式多媒体和无线通信设备。考虑内存部分可以实现更大的功耗降低。表中给出了使用门控技术和DET触发器环形计数器寻址的缓冲区与使用二进制计数器寻址的缓冲区的比较结果。因此，所提出的缓冲器消耗更少的电力。

参考文献

“用于便携式设备的SRAM单元的低功耗设计”国际计算机与通信技术会议| ICCCT ' 10 |
“一种基于门控驱动树的低功耗延迟缓冲器”，ieee学报，vol. 17, no. 1。2009年9月9日
W. Eberle等人，“80mb /s QPSK和72 mb /s 64-QAM灵活和可扩展的数字OFDM收发asic在5-GHz频段的无线局域网络”，IEEE J.固体电路，第36卷，no. 1。11，页1829-1838,2001年11月。
刘敏玲，林培辉，陈俊杰，林世昌，Chiueh，“具有空间分集的OFDM基带接收机的设计”，电子工程学报。，第153卷，no。6，第894-900页，2006年12月。
H. Mathew，“使用时钟门控技术的低功耗内存设计”，ICVCI-2011, 2011年4月7日。
G. Pastuszak，“jpeg2000中嵌入式块编码的高性能架构”，IEEE Trans。电路系统。视频抛光工艺。，vol. 15, no. 9, pp. 1182–1191, Sep. 2005.
W. Li和L.Wanhammar，“管道FFT处理器”，《车间信号处理》。系统。设计实现。，1999, pp. 654–662.
E. K. Tsern和T. H.孟，“低功耗视频速率金字塔VQ解码器”，IEEE J.固体电路，第31卷，no. 1。11, 1789-1794页，1996年11月。
N. Shibata, M.Watanabe，和Y. Tanabe，“使用字线/带线交换双端口SRAM单元的电流传感高速和低功耗先入先出存储器”，IEEE J.固体电路，vol.37, no. 1。6，页735-750,2002年6月。
E. Sutherland，“微管道”，公社。ACM，第32卷，no。6、第720 - 738页，1989年6月。[11] R. Hosain, L. D. Wronshi，和A. albicki，“使用双边缘触发触发器的低功耗设计”，IEEE Trans。超大规模积分。(VLSI)系统。，vol. 2, no. 2, pp. 261–265, Jun. 1994.