高性能和低功耗集成电路使用一个显式的脉冲同步系统双重边缘引发了人字拖

R.Ramya¹,V.Saranya¹和Y.Vivekananth²

K.S. ECE学系助理教授R技术学院,Tiruchengode泰米尔纳德邦,印度
助理教授,ECE、Bharathiyar Women-Salem工程研究所、印度

文摘

显式脉冲双边缘触发读出放大器拖鞋(DET-FF)。在这种双重边缘触发读出放大器触发器用于低功率消耗和高性能的应用程序。通过合并双边缘触发机制,双边缘触发触发器是能够实现低功耗最小延迟。时钟门控是一种流行的技术用在许多同步电路;因此,很大程度上降低了功耗。减少动态功率降低。时钟门控节省功率电路中通过添加更多的逻辑门。它可用于各种应用,比如数字VLSI考勤系统、缓冲、寄存器、微处理器等。

关键字

时钟脉冲控制,高性能,低功耗,延迟,脉冲双边缘触发,读出放大器触发器。

介绍

在许多数字超大规模集成(VLSI)设计,由时钟分布网络和时间元素,是一种最功耗。Flip -失败时机至关重要的元素在数字电路电路速度和功耗有很大影响。Flip -失败的性能是一个重要的元素来确定整个同步电路的性能。

在这种双重边缘触发读出放大器由单一的边缘触发读出放大器的人字拖。在每一个时钟信号的上升沿或者下降沿,数据存储在一组人字拖是现成的,以便它可以应用作为输入到其他组合或时序电路。flip -失败,存储数据在时钟脉冲的前缘和后缘被称为双边缘触发拖鞋否则称为单边缘引发了人字拖。

双重边缘触发是一个非常重要的技术是减少能源消耗的时钟分布网络。在这种双重边缘触发是介绍时钟门控。在这个时钟门控时钟存储元素是减少动态功率。使用两种类型的时钟控制的双重边缘触发机制。这些都是锁自由时钟门控时钟门控和门闩。当技术尺度、总功耗将减少,同时延迟变化取决于电源电压,阈值电压、氧化层厚度。

双重边缘触发触发器

双重边缘触发拖鞋有两个阶段。这些都是脉冲发生器阶段和闭锁阶段。如果时钟脉冲作为输入的脉冲发生器。它产生的触发脉冲信号。闭锁阶段生成的输出脉冲信号。

在这种双重边缘触发触发器使用两种类型的时钟门控。这些都是基于锁自由时钟门控时钟门控和门闩。一般的块是图1所示。

双重边缘触发触发器的原理图在门闩时钟控制如图2所示。

在这个基于锁的时钟门控DEFF in1和3得到' 0 '产出下降。In2下降得到' 1所说的输出。如果时钟为正(clk = = 1)边缘的时钟。门闩基于时钟门控风格添加一个水平敏感锁设计,拥有活跃的启动信号的时钟,直到时钟的不活跃的边缘。自锁捕获启动信号的状态,直到时钟脉冲生成。使信号只需要稳定的时钟在前沿

双重边缘触发触发器的原理图在门闩自由钟闸门如图3所示。

在这个门闩自由时钟门控输出DEDFF最初“0”。然后输入我们获得高输出。门闩免费时钟门控风格使用一个简单的和或门和对电路的要求,使信号从活性保持不变(上升)边缘的时钟,直到不活跃(下跌)边缘的时钟。为了避免删除生成的时钟脉冲生成多个时钟脉冲,一个是必需的。

门闩基于时钟&锁自由时钟门控脉冲发生器的阶段

在这提出了时钟的触发器使用两种类型的时钟门控。一般的示意图如图4所示。

提出了时钟的读出放大器触发器有三个阶段。这些是脉冲发生器阶段,感应阶段和闭锁阶段。脉冲发生器产生触发脉冲的阶段。感应阶段是意义上的触发脉冲信号。闭锁阶段产生输出信号。

为了比较过去和当前的输入值,X和Y的差动输入。in1, in2、in3 in4这些缓冲输出。着干活,out2 out3和out4这些控制信号。如果in2 in4不同于输出1和out4, X将把高和Y拉低。CL称为封闭的时钟。在时钟的上升边,CL→高和延迟信号CLK3→低。因此晶体管和传输门打开,脉冲信号为高。短时间内后,透明窗口关闭当CLK1→低和CLK 3停到高。

在时钟的下降沿,CL和下拉低延时信号CLK3很高。一旦CLK3低,采样窗口关闭。

钟的原理图的读出放大器拖鞋在基于锁的时钟门控脉冲发生器阶段如图5所示。

在这个基于锁定的时钟门控两个串联的门闩是.between这两个门闩,封闭的连接。锁存器的输入允许输入。在此输入总是很高。另一个输入数据的输入。而不是基于时钟替换门闩时钟门控。通过使用基于锁的时钟门控我们消耗的力量。

钟的原理图的读出放大器拖鞋在门闩自由时钟门控脉冲发生器阶段如图6所示。

这个门闩免费时钟门控和门连接而不是时钟脉冲。在这个与门的输入时钟,使信号。

在评估阶段,in1低,某人将被设置为高,如果in2很高,RB将被设置为高。因此,条件预先充电技术是应用于传感CG-SAFF的阶段。两个输入控制pmos晶体管是嵌入在pre某人和RB充电路径的节点。

钟的原理图的读出放大器拖鞋在闭锁阶段如图7所示。

取得的差动输出缓冲减少加载电容。通过使用这个门闩阶段我们知道输出信号。孵蛋的阶段是用来改善CG-SAFF的性能。

仿真结果

仿真结果从WINSPICE cmos技术。所有的人字拖的设计使用特许半导体有限公司在0.18 umcmos过程技术,在操作温度的房间温度和电源电压为1.8 v。

上面的图。1shows the output of the clock gated flip flops in latch based clock gating. In this technique generate 15.486 uw power.

上面的图。2shows output of the latch free clock gating in clock gated flip flop. In this technique generate 14.46uw power.

性能COMPARITION

表1展示DET-FF之间的比较和CG-SAFF。分析不同设计的观点总布局面积和功耗

结论

介绍了时钟门控读出放大器的双边缘触发人字拖拖鞋低功率和高性能的应用程序。在这个显式脉冲触发双重边缘人字拖已经达到功耗减少通过合并双边缘触发。双重边缘触发触发器也减少延迟,该地区并保存实力。它可用于各种应用,比如数字VLSI考勤系统、缓冲、寄存器、微处理器等。

引用

敏围漂康康傅,王玲吴作栋,Kait-Seng Yeo,“低功耗Explicit-Pulsed双重边缘触发放大器拖鞋”IEEE超大规模集成(vlsi)系统。2011年1月。
米蕾Christophe Giacomotto Mandeep辛格Vratonji, VojinG。Oklobdzija“能源效率的权力控制在低功率定时存储元素”,会议版本。
Pradeep宝山,配宜赵,杰森·麦克尼利Magdy A . Bayoumi罗伯特A。Barcenas Weidong邝,“低功耗钟分支共享双边触发翻转——失败”IEEE超大规模集成(vlsi)系统。2007年3月。
漂,分子量;吴柔;唷,K.S.;“低——权力静态双重边缘触发翻转-失败使用输出控制放电配置”在ISCAS 2005。IEEE国际研讨会在电路和系统中,2005年
C.K.The、M.Hamad T.Fujita H.Hara, N。Ikumi, Y。Oowaki”条件Datmapping人字拖低功率和高绩效系统”,IEEE超大规模集成(VLSI)系统,2006年12月。
p .赵、t·达尔维什和m . Bayoumi“高性能和低功耗条件放电触发器,IEEE超大规模集成(VLSI)系统,2004年5月。
尼克里奇诉g . Oklobzija诉Stojanovic w·贾J . k .赵和m . m .梁,“改善sense-amplifier-based触发器:设计和测量,IEEE J固体状态电路,小君。2000年。
.U。Ko和p . Balsara“高性能节能d触发器电路,IEEE超大规模集成(VLSI)系统,Feb.2000。