超大规模集成电路功率和面积估计的实现

Prajakta Ashok Khedkar, Ashish Raghuwanshi＊

印度博帕尔IES理工学院EC系M.Tech
印度博帕尔IES理工学院EC系助理教授

摘要

在这项工作中，我们提出了一种基于vhdl的技术，可以在考虑泄漏功率的状态渴望和动态功率的管道依赖性的情况下，精确估计平均值的功耗。我们建立了细胞的VHDL模型，该模型在模拟的轨迹中标记出信号的静态水平的前景。然后，利用这些事实来计算整个设计的功耗。通过所设计的方法估算了大量标准电路的功耗。深刻的亚微米技术上创造了一套新的设计挫折。导致功率质量和整个功率耗散是在包装，冷却和其他通信可以支持的边界。泄漏电流急剧上升，在一些65nm设计中，泄漏电流几乎与动态电流一样大。

关键字

功耗，ISCAS电路，漏电，仿真结果

介绍

在概述使用可重构小工具的框架时，特别是对于电池工作的应用程序，电源利用率已经成为必须考虑的中心问题。减少移动是减少能量使用的方法之一。在真正的高级框架中，以相同质量重写寄存器的情况经常发生。这种不必要的举动扩大了武力的利用率。为了避免这种情况，提出了另一种HDL编码风格，以减少可重构小部件的功耗。很好地认识到，元件的功率利用率直接对应于交换运动和电容，与电源电压有二次关系。因此，减少交换运动是降低元件功率利用率的方法之一。在真正的框架中，许多动作都是多余的。例如，不需要对寄存器进行与唯一寄存器相同的修改。这种不必要的举动扩大了交换的行动，因此消耗了力量做徒劳的操作。 Also, as reported in [17], even low power flip-lemon expends force amid rationale move from zero-to-zero and from balanced. Fittings Description Language (HDL) coding style can influence execution, territory and force utilization. We watch that practically all current coding styles concentrate on enhancing execution and decreasing zone

2相关工作

在本项目工作中，我们利用Xilinx 14.1和Isim模拟器工具，对vhdl语言下的FIR-4抽头编码进行了分析，得出了ISCAS基准电路。

3在ISCAS电路

在我们的编码风格中，我们专注于减少力的使用。另一种看法是，所有当前的风格仍然使用我们所说的“习惯编码风格”。在普通的编码风格中，每个翻转失败都被编码到一个方法中。这个过程将产生一个D触发器(DFF)，其D信息来自相关的下一个状态容量的输出。由于DFF的时钟数据是专门与时钟标志连接的，所以当DFF是冗余的时候，它实际上是不断地计时的。举例来说，当D信息与Q收益率(D = Q)具有相同的基本原理尊重时，DFF不需要计时。这种不必要的理性举动浪费权力。为了避免这种不必要的移动，提出了另一种HDL编码风格来降低可重构小部件的功耗。利用北卡罗来纳微电子中心(MCNC)的基准电路[1]对所提出的编码风格与常规编码风格进行了对比。我们的建议可以用于任何HDL。 In this paper, we delineate it utilizing VHDL. The impact of the proposed VHDL coding style on force utilization, range, and execution is assessed in correlation with traditional one.

四、功率耗散

随着当前电子产品在速度、移动性和小型化方面的提高，这些产品的电力利用已成为一个关键的设计因素。特别是对于移动工具，功率的利用决定了电池的寿命，产生的热量和所需的热扩散决定了。因此，电子工具的设计者和购买者，以及对环境的关注，都要求降低数字电路的耗电量。手持无线工具和互联网家用设备的使用率上升，因此对采用低功耗平均方法的需求也随之增加。在整个设计过程中需要知道的一个重要要求是，考虑到它的应用，电路应该分散多少功率。数字CMOS电路的功耗可以用

Pavg = P动态+ P短路+ P漏电+ P静态

Pavg为平均功率纵容，P动态为晶体管开关引起的动态功率纵容，P短路为电源向下有直流电路时的短路电流功率纵容，P漏为泄漏电流引起的功率纵容，P静态为静态功率纵容[2]。图1说明了不同的散热工具

五、仿真结果

在本项目工作中，我们使用Xilinx 14.1软件进行RTL工作，并在VHDL语言中完成编码部分。通过ISIM仿真器得出了仿真结果。ISIM基本集成了Xilinx软件中的仿真工具。首先我们关注DFF (d触发器)，然后我们关注FIR-4抽头滤波器编码，由于这两者的编码，它给出了低功耗和减少面积的理想结果。仿真结果如下图所示。

六、动态功率

SoC的整体功率包括动态功率和静态功率。动态功率是指当设备能量充足时，即当信号值变化时所产生的功率。静态功率是指当工具功率上升但没有变化值的信号时的功率。在CMOS工具中，静态功率的利用是由于泄漏。动态功率利用的初始和关键来源是开关功率——对栅极上产生的电容量进行充放电所必需的功率。下面的图展示了开关功率。

7结论

提出了一种基于vhdl的组合门级电路动态功率和漏电功率推断方法。将仿真和功率推断集成到环境中，有助于增强VHDL在大功率深亚微米超大规模集成电路结构设计中的应用。从这些功率推断可以得出在不同的抽象操作情况下，快速拐角处的不精确值如何计算为典型拐角。尺寸上的不同可以在每个电路的图表中观察到。PA电路是城市化的，所以它们有最好的功率和面积。对于较大的电路，这个值已被证实大于它们的规避电路。通过RTL开关动作利用功率编译器获得的功率结果，通过门级开关利用TSMC 65nm专家库提供的功率区分库，功率和面积单独的三个关键约束，在数字电路中有像故意导弹函数和其他国防连接项目等功能，这些功能将涉及电路保持在较小的区域，消耗功率并快速执行。