关键字 |
| 次阈值泄漏;VBBK;锯齿形;睡眠电晶体;叠加 |
介绍 |
| 由于笔记本电脑、掌上电脑、手机和其他通信设备等电池驱动设备的快速增长，低功耗已成为最近电子行业的重要因素。为了实现高性能和高封装密度，电源电压和阈值电压不断减小。但这会导致亚阈值电压增加，进而增加功耗。静态功耗是总功耗的主要贡献者，这是由于设备在待机模式下泄漏电流流过。亚阈值泄漏电流是所有泄漏电流中最主要的，成为超大规模集成电路设计工程师的挑战。当晶体管工作在弱反转区时，对源电流进行漏极。亚阈值泄漏电流由 |
 |
| Â为热电压，γ为体偏置系数，η为漏致势垒降低系数。 |
| 根据工作模式，漏电降电分为备用模式和主动模式。在待机模式下，电路处于空闲状态，并与电源轨道断开。在有源模式下，通过堆叠晶体管来降低漏电功率。 |
2以前的工作 |
| 这里我们回顾一下与我们的研究相关的先前工作。在本节中，我们根据状态保持和状态破坏逻辑对电路进行分类。 |
| 本节描述先前提出的通用逻辑电路的低功耗降低。我们根据(i)保存状态和(ii)破坏状态对它们进行分类。 |
| 睡眠晶体管:在这里，在电源轨道之间使用休眠晶体管，当设备处于空闲模式时切断电源。这种技术通常是功率门控技术。Motoh等[2]提出的多阈值电压CMOS晶体管技术，在上拉和下拉器件中使用高Vth休眠晶体管和低Vth晶体管，以保持高开关速度。休眠晶体管在设备处于空闲状态时关闭，这大大降低了待机模式下的漏电功率。在主动模式下，设备工作正常。 |
| 强制堆叠:晶体管堆叠是一种极大地抑制泄漏功率的技术。Narendra等人改变了堆叠晶体管的有效通道长度，发现亚阈值漏功率[3]有相当大的降低。这里(W/L)晶体管的比例被分成两半，因此晶体管同时关闭/打开。亚阈值电流因此减少了面积和延迟开销，从而节省了设备的状态。 |
| SLEEPY STACK: SLEEPY STACK是Sleep和强制晶体管技术的结合。强制晶体管将晶体管分成两半，从而降低漏电功率。休眠晶体管技术在其休眠模式[4][5]时保持逻辑状态并节省功率。它使用了两个额外的睡眠晶体管平行于现有的睡眠晶体管，从而增加了面积和延迟。在空闲模式下，休眠晶体管被关闭，功率大大降低。在主动模式下，睡眠晶体管处于开启状态，由于存在主动电阻路径，因此延迟减少 |
| SLEEP方法:这种方法减少了睡眠方法中使用的额外睡眠晶体管引起的面积开销。通过放置交替休眠晶体管[6]，可以减少该区域的开销。休眠模式下，逻辑输入为“0”，各逻辑输入反转状态，输出为1。因此，锯齿形方法使用的睡眠晶体管比睡眠逻辑少。 |
| SLEEPY KEEPER:在这种方法中，PMOS晶体管平行于上拉睡眠晶体管，NMOS平行于下拉睡眠晶体管[7]。当处于睡眠模式时，NMOS是唯一的VDD源，当睡眠晶体管关闭时，将网络拉起。当处于活动模式时，PMOS是唯一的地源，当睡眠晶体管打开时，将网络拉下。由于睡眠晶体管的存在，ON路径的电阻增加，从而降低了传播延迟。这种方法保留了电路的逻辑状态 |
3结构 |
| 介绍了我们提出的变体偏保持器方法。然后说明了该技术在通用逻辑电路中的应用。提出了一种基于变体偏向技术的强制叠加和睡眠相结合的结构。休眠晶体管技术保持电路的逻辑状态，而强制堆栈保持最小的延迟惩罚。这样在节省逻辑状态的同时降低了漏功率。 |
| 有两种操作模式，活动模式和睡眠模式。SSVBB采用变体偏置技术合并强制休眠叠加结构。休眠堆栈将现有的晶体管分成两半，同时保持输入电容。然后将休眠晶体管平行添加到堆叠的上拉和下拉晶体管中。在活动模式下，s=0和s ' =1被断言，因此所有睡眠晶体管都被打开，从而减少电路延迟。当PMOS的体源开关为ON时，性能得到了提高，从而再次降低了PMOS晶体管的Vth。由于身体效应，Vth降低从而提高性能。由于休眠晶体管总是开着，所以开关时间比强制堆栈快。在休眠模式下，s=1和s ' =0被断言，因此两个休眠晶体管都被关闭，从而保持电路的逻辑状态。由于身体效应，Vth增大，性能下降 |
四、实验方法 |
| 提出了一种基于变体偏向技术的强制叠加和睡眠相结合的结构。休眠晶体管技术保持电路的逻辑状态，而强制堆栈保持最小的延迟惩罚。这样在节省逻辑状态的同时降低了漏功率。 |
| 有两种操作模式，活动模式和睡眠模式。SSVBB采用变体偏置技术合并强制休眠叠加结构。休眠堆栈将现有的晶体管分成两半，同时保持输入电容。然后将休眠晶体管平行添加到堆叠的上拉和下拉晶体管中。在活动模式下，s=0和s ' =1被断言，因此所有睡眠晶体管都被打开，从而减少电路延迟。当PMOS的体源开关为ON时，性能得到了提高，从而再次降低了PMOS晶体管的Vth。由于身体效应，Vth降低从而提高性能。由于休眠晶体管总是开着，所以开关时间比强制堆栈快。在休眠模式下，s=1和s ' =0被断言，因此两个休眠晶体管都被关闭，从而保持电路的逻辑状态。由于身体效应，Vth增大，性能下降。 |
五、实验结果 |
| 我们用所提出的方法测量了睡眠、休眠堆栈、强制堆栈和基本情况四种方法的静态功耗、动态功耗、传播延迟和面积。使用原理图进行仿真，生成相应的测试模式，并验证其功能。验证后，原理图文件转换为Verilog文件，Verilog文件转换为物理布局。使用物理布局，区域和延迟被发现。 |
| 所有的方法都是用单一Vt方法编译的。逆变器在上拉网络中PMOS使用W/L = 6，在下拉网络中NMOS使用W/L = 3。所有的模拟都是在室温为270℃，VDD= 1.2v，电源电压为2.5V的条件下进行的。用于仿真的设备模型为BSIM模型。 |
| 测试电路:选择逆变器链、全加法器和SRAM单元作为基准电路。由于每个晶体管级实现都具有逆变器的特性，因此选择了一串逆变器作为基本电路。采用全加法器作为基本构件，由逻辑门和两个逆变器组成。SRAM是一种基本存储器，由逆变器和通晶体管组成。 |
| 4个逆变器串联:如图所示，连接3个大小相等的逆变器。在功耗、面积和时延等方面，与基本情况、强制堆叠、睡眠和之字形进行了比较。双Vt也与单Vt方法一起应用。 |
| 全加法器:一个全加法器是由逻辑块创建的，生成和并携带两个逆变器。复合块尺寸为NMOS W/L = 3/1, PMOS W/L = 9/1。 |
六。结论 |
| 本文提出了一种新的降低漏电功率的方案——变困倦偏置调节器。在所有可供选择的方案中，它提供了大量的节能。与基本情况相比，节省了51%的电力。但是有面积开销增加了58%。 |
| 在未来的工作中，我们将利用可变休眠偏置保持器探索工艺变化对漏电功率的影响。 |
数字一览 |
|
|
|
参考文献 |
- 国际半导体技术路线图(ITRS-05).http://www.itrs.net/Links/2005ITRS/Design2005.pdf。
- Mutoh, S.， Douseki, T.， Matsuya, Y.， Aoki, T.， Shigematsu, S.和Yamada, J.，“多阈值电压CMOS的1-V电源高速数字电路技术”，IEEE固态电路杂志，第30卷，no. 1。8，第847-854页，1995年8月。
- 纳伦德拉，S.， S. Borkar, V. D.， Antoniadis, D.，和Chandrakasan, A.，“堆栈效应的伸缩及其在减少泄漏中的应用”，低功耗电子与设计国际研讨会论文集，195-200页，2001年8月。
- J.C. Park, V. J. Mooney III和P. Pfeiffenberger，“休眠堆栈降低泄漏功率”，功率和时序建模国际研讨会进程，优化与仿真，148-158页，2004年9月。
- J. Park，“休眠堆栈:低功耗VLSI和内存的新方法”，佐治亚理工学院电气与计算机工程学院博士学位论文，2005。
- K.-S。Min, H. Kawaguchi和T. Sakurai，“具有自适应电压水平控制器的锯齿形超级截止CMOS (ZSCCMOS)块激活:漏控时代时钟门控方案的替代方案”，IEEE国际固态电路会议，pp. 400-401, 2003年2月。
- S. Kim和V. Mooney，“昏昏欲睡的保管员方法:4位加器的方法、布局和功率结果”，技术报告GITCERCS- 06-03，佐治亚理工学院，2006年3月，http://www.cercs.gatech.edu/tech-reports/tr2006/git-cercs-06-03.pdf。
- B.S. Deepaksubramanyan和Adrian Nu ~ nez，“CMOS数字电路的亚阈值漏损降低分析”，第13届nasaVLSI研讨会论文集，post falls, idaho, usa, 6月5-6日，2007。
- VolkanKursun, Eby G. Friedman，“具有可变阈值电压保持器的Domino逻辑”，IEEE超大规模集成(VLSI)系统汇刊，第11卷，no. 1。二三年十二月六日
- VolkanKursun, Eby G. Friedman，“多米诺逻辑电路中增强噪声抗扰性的前向体偏向保持器”，超大规模集成(VLSI)系统的IEEEtransactions, 2004
|
菜单
