所有提交的EM系统将被重定向到网上投稿系统.作者被要求将文章直接提交给网上投稿系统各自的日志。

低功率面积效率绝热吠陀乘法器

K.Narendra1,萨加拉·潘杜2
  1. 印度维萨卡帕特南G.V.P工程学院(A) ECE系PG学生[超大规模集成电路设计
  2. 印度维萨卡帕特南G.V.P工程学院(A)欧洲经委会系助理教授
有关文章载于Pubmed谷歌学者

更多相关文章请访问国际电气、电子和仪器工程高级研究杂志

摘要

本文利用有效电荷恢复逻辑(ECRL)描述了绝热吠陀乘法器。今天,功耗最小化是使任何电子产品便携的基本原则。即使电路工作电压降低了,但开关元件(晶体管)的功率仍有显著损失。根据绝热的逻辑,大部分能量被恢复到热源,而不是以热的形式散失。建议的工作重点是在Tanner Tool v13中使用TSMC0.18μm CMOS工艺设计低功耗和面积高效的绝热吠陀乘光器。

关键字

绝热,低功率,面积有效,吠陀乘数。

即INTRODUCATION

文献[1]提出了利用EEAL (Energy Efficient adiatic Logic)设计吠陀乘法器的方法。在这篇论文中,我们描述了低功率区域效率绝热吠陀乘法器使用ECRL(高效电荷恢复逻辑)。乘数结构是基于Urdhava-triyakbhyam经典或古代印度吠陀数学的垂直和横向乘法算法。绝热8x8吠陀乘子是使用坦纳工具v.13设计的。
绝热这个术语来源于热力学,意思是与环境没有热交换。在放电期间,能量不是作为热量散失,而是大部分作为供给恢复。传统CMOS技术需要一半的能量用于充电电容,剩余的一半能量在放电期间以热量的形式消耗掉。在这种方法中,通过使用交流电源对电容器进行慢充电,并通过缓慢减少电源来部分回收能量。本文提出了基于DCVS逻辑风格的高效电荷回收逻辑(ECRL),以实现低功耗和区域高效。采用单一的DCVS网络,降低了ECRL逻辑晶体管数量的利用率,降低了能耗。
本文的其余部分组织如下。第二部分介绍了前期工作。第三节描述了使用所提逻辑减少晶体管数量的ECRL逆变器。第四节展示了基于Urdhava - Tiryakbhyam经典或“垂直和横向”算法的NxN吠陀乘法器的一般实现,以及EEAL和ECRL绝热8x8乘法器的实现。第五节描述了实验结果,并与所描述的其他逻辑样式的晶体管数量和功耗进行了比较。最后,第六节给出结论。

2相关工作

EEAL为双轨绝热逻辑,每级由两个DCVS网络和一对交叉耦合PMOS器件组成,如图1 (a)所示。
在图1中,两个DCVS网络用于电容的快速充电。但是晶体管的利用率是原来的两倍,这就导致了高功耗。我们提出了低功耗和区域效率的逻辑来做吠陀乘法

3提出了逻辑

ECRL (Efficient Charge Recovery Logic)是一种双轨绝热逻辑,每级由一个DCVS网络和一对交叉耦合PMOS器件组成,如图2 (a)所示。
ECRL要求差分级联电压开关(DCVS)网络应用差分输入,然后得到差分输出。图2(b)显示了使用图2(a)所示的ECRL框图实现的逆变器。因此,不需要额外的逆变电路来实现缓冲,逆变/缓冲电路均采用DCVS网络实现。ECRL需要如图3所示的正弦电源(PC)。
在充电阶段,能量转移到负载电容被充电到所需的电压,在恢复阶段,存储在电容中的能量被恢复为供电,如图3所示。
ECRL逆变器/缓冲器的操作可以用图2 (b)总结。假设互补输出(输出和输出)最初很低,电源从逻辑0斜坡到逻辑1 (v=1)。8).现在如果输入IN=1, INB=0,那么晶体管N1打开,晶体管N2关闭,然后OUT =0,晶体管P2将打开,然后OUTB节点通过遵循正弦电源充电阶段充电到逻辑1。在恢复阶段,OUTB节点通过充电路径中的相同路径放电,则OUTB节点可以获得最终的全摆动。在100MHz频率下,负载电容为10fF的绝热逆变器的输出电压波动如图4所示。

NXN吠陀乘法器的实现

Urdhva-Tiryak bhyam经
所提出的乘法器是基于算法Urdhava Tiryakbham(垂直和横向),古代吠陀数学的一般乘法公式,在生成部分产品和它们的和的并行性是使用Urdhava Tiryakbham经获得的。
2x2吠陀乘法算法:
NxN吠陀乘法器的一般框图如图5所示。为了实现NxN乘数:我们需要四个¯¿害怕一个½¯2½¯一个害怕一个½¯害怕一个½¯害怕害怕一个½¯2½乘数和两个N位蛇,半加法器和¯害怕害怕一个½¯½2位加法器。
我们将图2所示的ECRL逻辑中的DCVS网络替换为图6所示的和块、进位块和门,设计了一个用于和块、进位和门等单个门的标准单元库。利用这些单元,我们设计了全加法器、半加法器和可变位长的乘法器块。

五、实验结果与比较

在模拟过程中,我们使用1.8V电源电压,A= [a7, a6, a5, a4, a3, a2, a1, a0], B= [b7, b6, b5, b4, b3, b2, b1, b0]作为输入。所应用的输入模式为所有输入模式,仿真结果如图7所示。
在图8中,2x2、4x4和8x8的晶体管利用率分别降低了40.9%、43.04%和43.43%。同时,2x2、4x4和8x8吠陀乘法器的功耗也分别降低了18.2%、55.08%和50.66%。EEAL和ECRL逻辑的功耗如图9所示。

六。结论

利用ECRL逻辑,提出了一种基于吠陀数学的乌尔达瓦三雅布罕经的低功率区域高效绝热结构。可以得出结论,与EEAL逻辑相比,晶体管数量的利用率已经降低。还得出结论,在提出的绝热逻辑中,功耗可以提高。

数字一览

图1 图2 图3 图4 图5
图1 图2 图3 图4 图5
图1 图2 图3 图3
图5 图6 图7 图9

参考文献





全球科技峰会