介绍 |
| 红外热成像路线图SoC预测,90%的地方都是第二年k13与记忆。由于高速度、低功耗、鲁棒性和与数字逻辑集成块的能力。所以更大的存储器的大小更大的电力消耗。我们许多原因在系统设计中使用SRAM。速度、成本、密度和特性是主要的设计权衡选择SRAM的设计。当速度被认为是DRAM存储器已胜过。 |
| 由于这种被进行了很多尝试减少存储器的功耗会增加电池寿命的设备操作使用电池如PDA、无线、手机和低生物医学装置提供电力。这个比例的电源电压是一种有效的方法。但由于这门延迟增加,减少了操作的频率。 |
| 这个概念电荷共享是用于建筑的水平,但是我们正在实施单元级别的单结束了SRAM的设计。 |
EXISTNG作品 |
| 1。传统6 t SRAM设计:有许多拓扑SRAM过去数十年6 t SRAM引起其注意的宽容能力噪音超过另一个SRAM单元设计。6 t SRAM单元设计包括两个访问晶体管和两个交叉耦合的CMOS逆变器。位线的输入/输出端口与高电容负载细胞。读和写的操作是由这些点线,我们将看到这些。 |
| 一个¯·读操作:读操作开始前,我们应该收取VDD的位线。当字线(WL)启用,的位线连接到节点的单元包含“0”是通过NMOS晶体管出院。 |
| 通过这个我们可以知道哪些节点是包含“0”和有“1”。使用放大器感觉我们可以知道由传感节点包含1/0位线。位线包含“1”指的是连接到节点包含“1”,反之亦然。 |
| ¯·写操作:写1/0我们应该提供数据的位线(提单),对于位线棒(提单)。当字线(WL)启用数据写入相应的节点。 |
| 但传统6 t SRAM稳定性限制在低电压供应。因此我们去8 t SRAM的设计。它的优势在阅读' 1 'operation低功率。它不消耗电力在阅读' 1 '循环。 |
| 2。单端8 SRAM t细胞:8 t RSAM,我们有正常6 t SRAM阅读分离路径组成的两个NMOS晶体管。让我们看看如何进行读和写操作。 |
| 一个¯·读操作:首先我们应该pre-charge位线全面pre-charge阶段完成后我们应该坚持读字线(RWL)驱动器访问晶体管M5。晶体管(M6)如果数据节点上Q是“0”,由于读位线是通过晶体管M5 M6接地。当“英国皇家军团”是我们感觉到节点中的值“0”。这样的方式可以做读操作也在这期间我们将在这项有价值' 1 '读' 1 '指示值由于没有一个放电路径。 |
| 一个¯·写操作:写操作是一样的除了写6 t SRAM取代了预先充电电路。 |
| 3所示。10 t SRAM(电荷共享):在10 t SRAM类似于8 t SRAM和额外的晶体管连接到阅读分离路径与位线(提单和¯害怕一个一个½¯害怕一个½¯害怕一个½¯害怕一个½¯害怕一个½¯害怕一个½¯害怕一个½¯害怕一个½¯害怕一个½¯害怕一个½¯害怕害怕一个½¯½)避免读取当前地面的排水。 |
| 一个¯·读操作:在这里读操作是根据上次写数据。最后写数据' 0 '然后BLB高提单很低,当时读' 0 '的值读取位线(包括家庭)排放M5, M6 M7提单。 |
| 一个¯·写操作:如果下个周期我们想写“1 'then提单是从中层驱动电压全面展开,提单已经在中层电压。同样我们可以使用读放电功率的减少写能力。 |
| 如果在下个周期我们希望给' 0 '然后提单停飞。行是在一些中层电压他们要接地。 |
提出了SRAM的设计 |
| 这里提出的SRAM的设计是使用电荷共享的概念从上面10 t SRAM的设计。但不同的是,设计是用更少的晶体管数量相比,上述10 t SRAM的面积也减少设计和提出的设计我们也降低了功耗相比以前的设计。 |
| SRAM提出由一个结束7位t细胞也有一位线(提单)用于写操作,一个阅读一些细胞进行读操作。 |
| 在写操作“全球词典”(我是启用和RWL禁用的。e RWL = 0)所以M4 M5 M6在关闭状态。细胞就像单终结5 t SRAM单元和写数据位线到交叉耦合的反相器对P1 M3和P2平方米。 |
| 读操作中位线断开逆变器对由于“全球词典”=“0”在阅读阶段,RWL所以M6 M5将启用状态。对于读操作这里我们使用单独的位线被称为家庭成员而不是使用相同的提单。所以在读取操作pre-recharged家庭成员。 |
| 读“0”:在阅读' 0 ' M4状态,所以家庭成员从M4 M5和M6放电路径,M6会就像一个电荷共享网络,而不是放电电荷在地上M6将收取的位线(提单)所以不会失去动力。 |
| 读' 1 ':在阅读' 1 ' M4关闭状态,所以不会有放电路径包括家庭排放保持电荷和读取' 1 ' |
仿真和结果 |
| 这些SRAM设计设计和模拟使用S-edit和T-Spice 13.0使用Tanner TSMC018技术工具。传统的8 t SRAM, 10 t SRAM和SRAM提出模拟具有不同电压和功率量值进行比较,如下表所示。 |
结论 |
| 在这里我们看到了一个新颖的方法来设计SRAM进行动态功率降低。我们使用之前的设计SRAM的共享和设计设计与最小面积和功率。提出的设计将减少编写能力和阅读能力。 |
表乍一看 |
|
|
|
数据乍一看 |
|
|
|
引用 |
- 凯文,Z。嵌入纳米vlsi的记忆。2009:施普林格出版公司,400年成立。。
- 布朗,境罗伊,G。,and Asenov, A.,Poly-Si-Gate相关变化DecananometerMOSFETs与传统架构。ElectronDevices, IEEE 2007。54(11):3056 - 3063页。
- 博,Z。,et al.A - 200 mv 6 t 0.13 um CMOS存储器在固态电路会议,2007。globalfoundries 2007。消化技术论文。IEEEInternational。2007年。
- 程,B。罗伊,S。罗伊,G。,Brown, A., and Asenov, A.随机掺杂剂波动影响批量CMOS 6 t存储器扩展。在Solid-StateDevice研究会议,2006。ESSDERC 2006。进行的第36个欧洲人。2006年。
- Jawar辛格D.K.P.,Simon Hollis, and Saraju P. Mohanty,一个结束6 t SRAM单元设计超低电压应用。IEICEElectronicsExpress, 2008年。5(18):750 - 755页。
- 美津浓,h . t .长野开源代码行细胞sub-1-V高速低功耗应用程序的架构。固态电路,IEEE杂志》,1996年。31日(4):552 - 557页。
- 武田,K。、等。low-VDD read-static-noise-margin-free存储器单元和高速应用。固态电路,IEEE杂志》,2006年。41(1):113 - 121页。
- 常,L。、等。一个8 t-sram VariabilityTolerance和低压操作高性能缓存。固态电路,IEEEJournalof, 2008。43(4):956 - 963页。
- Tae-Hyoung, K。,等。的高密度阈下SRAM Data-Independent Bitline泄漏和虚拟地复制计划在Solid-StateCircuits会议,2007。globalfoundries 2007。消化技术论文。IEEE国际。2007年。
- 王,X。,Roy, S., and Asenov, A.,影响压力high-k /金属替代栅场效应管的性能,在Proc。10日UltimateIntegration硅(uli 2009)。2009年。
|
菜单
