关键字 |
| 泄漏,睡眠晶体管,电源控制,总平均功率,保留状态。 |
介绍 |
| 连续技术代晶体管特征尺寸越来越小,通道长度减少。阈值电压和栅氧化层厚度也相应减少了维护性能[1]。 |
| 阈下的电压下降跟上降低电源电压按比例缩小技术为了有良好的性能。阈下的低电压在纳米技术产生增强的泄漏电流,因为晶体管无法完全关闭。阈下的电流源漏电流的流失晶体管时,泄漏电流作为限制因素进一步按比例缩小的晶体管每国际半导体技术路线图(IRST) [2]。因此有必要降低泄漏(静态)功耗在空闲或待机状态的电路。 |
| 当一个CMOS电路是活跃的,总功耗将动态和静态组件。在不活跃的(备用)模式下,CMOS电路消散能力由于备用泄漏电流[3][4]。亚阈值漏电流对vg < VT是由 |
 |
| 在那里, |
 |
| 在这些方程IDSO目前阈值依赖的过程和设备上(几何),VTO零偏差阈值电压,γ-线性化的身体影响系数,η表示VDS公司对阈值电压的影响,n是亚阈值摆系数,VT分别为热电压。η术语描述降低排水引起的障碍。阈下的传导是增强通过排水引起屏障降低(DIBL) VDS公司积极有效地减少VT。泄漏电流双打每80 - 100 k温度上升。 |
| 阈下可以减少漏电流增加阈值电压VTO,增加源底物潜在的VSB和减少门源潜在vg和减少流失源潜在VDS公司和降低温度。沉睡的晶体管[5],沉睡的堆栈[6],DRG缓存[7],封闭的VDD[8],沉睡的门将[9],多个功率控制[10],VCLEARIT[11]的电路低泄漏的技术操作水平。不同多VTH低泄漏的技术操作中讨论文学双阈值CMOS[12]变量阈值CMOS (VTMOS) [13]。 |
| 上面讨论的技术导致破坏状态或浮动输出电压,大动态功耗,大量额外的晶体管等等…… |
| 小说降低漏电功耗的技术来实现更高的泄漏功率降低,以及更低的总功耗状态保留的条款提出了这项工作。工作的组织如下。第二部分处理性能分析的一些众所周知的减少漏技术应用于盖茨。第三部分涉及小说功率降低逻辑门的技术。仿真过程和结果提供了在第四节,节中提供的结论是V。 |
早些时候泄漏减少技术的性能分析 |
| 一些代表降低漏电功耗的技术保留本节相比,没有状态。所有这些技术应用于NAND和也不是盖茨和它们的功能以及功耗性能的静态活动模式、睡眠模式和脉冲动态模式操作的实验分析节奏设计环境使用90纳米技术文件和第四节中给出的结果。这些观察与小说相比技术提出在下一节。 |
| 睡眠晶体管技术(gated-VDD和gated-GND)技术,引体向上和/或下拉或两个网络隔绝电源电压或地面使用睡眠电晶体(图1)。这种方法提供了很好的泄漏功率降低,但失去了状态信息时进入睡眠模式。沉睡的门将方法引入了额外的门将晶体管睡眠晶体管技术保持电路的状态。已经结束在这个参考电路方法导致了大动态功耗。的多个功率控制方法[10]保留相关的状态,但大功耗。VCLEARIT技术减少权力在睡眠模式,但结果大动态功耗。[14]提出了新颖的技术来降低泄漏在逆变器与超低泄漏操作和保留状态。这些技术应用于组合逻辑门在这个工作取得更好的性能。 |
新颖的功率降低技术 |
| 两个新颖的低泄漏电路逻辑门的技术提出了在这一节中。 |
| •降低漏电功耗超低技术与峰间较低漏电功耗最低输出电压摆幅在活跃的操作方式。 |
| •状态保留低泄漏技术LPSR四个模式的操作,即主动模式,深度睡眠模式,保留1和良好状态保持良好的0。 |
答:超低泄漏电路技术 |
| 提出超低泄漏技术的一般框图提供在图5中。 |
| 超低泄漏逻辑门利用PMOS晶体管作为下拉睡眠晶体管和NMOS晶体管打开睡眠晶体管。 |
| •积极操作方式 |
| 在主动模式操作的睡眠信号得到逻辑0值和举行sleep-bar信号slpb举行逻辑值1,这样两个晶体管都在睡觉。节点VG比地面高潜力和节点副总裁比VDD潜力较低。逻辑门就看到降低跨节点电位差VP和VG。因此当前尽管电路降低功耗归结。门口有正确的功能但是更高的逻辑低和减少逻辑高输出水平。功耗从而减少。 |
| •待机模式的操作 |
| 在睡眠或待机模式的操作活动操作方式的睡眠信号是互补的。现在信号得到了逻辑1和信号slpb是逻辑0。睡眠电晶体,实际功率和地面道路坏了,阻力增加,漏电流降低。虚拟地面和虚拟节点VG和副总裁观察大潜力在节点和之间的电位差VP和VG非常少。电流通过电路归结大大。 |
b .低功率状态保留技术 |
| 提出的一般框图图6中提供的技术。 |
| 一种新型低功耗状态保留(LPSR)电路技术提出了在这一节中。超低泄漏门可以进一步改进提供良好的逻辑水平在主动模式操作通过使用传统的睡眠晶体管跨下拉和找到路径的逻辑门,如图6所示。这些晶体管帮助我们获得良好的逻辑水平在活跃的操作方式。 |
| 国家保留小说低泄漏门有四个模式操作: |
| 。主动模式:睡眠信号用于开关晶体管在泄漏控制块,通过slp = 0和slpb = 1。地面和节点的节点VG VP VDD。门口看到好跨节点VP和VG电位差。门函数的真值表。 |
| b。深度睡眠模式:睡眠的信号都是用来切断泄漏控制块的睡眠电晶体通过slp = 1, slpb = 0。因此,实际功率和地面路径被打破和盖茨门经历低电压;很高电阻路径建立VDD和地面之间,漏电电流流经晶体管显著降低,因此观察到的最小功耗。 |
| c。国家保留1:良好的睡眠信号保持在slp = 0和slpb = 0。连接地面在VG并提供完全VDD。国家保留发生在睡眠模式。 |
| d。国家保留好0:睡眠信号保持在slp = 1, slpb = 1。连接地面完成和虚拟VDD。在睡眠模式的输出状态保留。 |
| 美国c和d激活睡眠控制晶体管之一拉下路径和打开大门的道路,因此保留了门的状态,如果没有输入值的变化在待机模式的操作。 |
c .超低泄漏NAND和盖茨 |
| 超低泄漏盖茨利用PMOS晶体管作为下拉睡眠晶体管和NMOS晶体管的拉起睡眠晶体管如图7和图8所示。 |
| 在主动模式操作的睡眠信号得到逻辑0值和举行sleep-bar信号slpb举行逻辑值1,这样两个晶体管M5和M6在睡觉。节点VG比地面高潜力和节点副总裁比VDD潜力较低。当前虽然电路和功耗降低。 |
| 在睡眠或待机模式的操作活动操作方式的睡眠信号是互补的。待机模式的操作信号得到了逻辑1和信号slpb是逻辑0。晶体管M5和M6,实际功率和地面道路坏了,阻力增加,泄漏电流是由于烟囱效应降低。 |
| 超低泄漏NAND和也不是盖茨虽然提供了出色的泄漏功率降低;输出的电压水平并不好logic1和逻辑0值。然而这个大减少泄漏功率可以利用的情况下在很长的不活跃时期通常遇到的操作和逻辑水平降低是可以接受的在活跃的操作方式。 |
d .低功率状态保留NAND和和盖茨 |
| 低泄漏NAND和也不是盖茨与国家保留分别图9和图10所示。 |
| 国家保留小说低泄漏与非门有四个模式操作: |
| 主动模式:睡眠信号用于开关泄漏控制晶体管M5, M6 M7和M8通过slp = 0和slpb = 1。地面和节点的节点VG副总裁在VDD是因为传统睡眠电晶体M5and M6的存在。跨节点与非门从而看到好电位差VP和VG和提供良好的输出。 |
| b。深度睡眠模式:睡眠的信号都是用来切断泄漏控制晶体管M5, M6, M7和M8 = 1,通过slp slpb = 0。因此,实际功率和地面路径被打破和盖茨门经历低电压;非常高电阻路径建立VDD和地面之间,泄漏电流流经晶体管显著降低,因此降低了功耗。 |
| c。国家保留1:良好的睡眠信号保持在slp = 0和slpb = 0, M5和M8。连接地面在VG并提供完全VDD。国家保留低漏电流发生由于晶体管M6和M7。 |
| d。国家保留好0:睡眠信号保持在slp = 1和slpb = 1, M6和M7。连接地面完成和虚拟VDD。国家保留发生和漏电流降低是由于晶体管M5和M8。美国c和d激活睡眠控制晶体管M5或M6之一拉下路径和M7和M8打开大门的道路,因此盖茨是保存的状态,如果没有输入值的变化在待机模式的操作。 |
仿真和结果 |
| 本文讨论的所有逻辑门设计使用90纳米CMOS工艺技术。原理图设计、仿真、功能验证这些门使用节奏大师工具执行。静态功耗的所有输入组合在所有操作模式的逻辑门和总功耗测量脉冲操作期间使用节奏工具。 |
| 表我提供了两个输入脉冲操作期间总功耗与非也。表2提供了比较的静态功耗NAND盖茨在主动模式即当睡眠和slpb持有各自的控制信号slp睡眠电晶体在国家和盖茨的行为正常的方式。这也提供了静态功耗在备用(睡眠)的操作模式。表3提供了静态功耗在活跃和睡眠模式的操作和盖茨。为脉冲操作,过渡时期是作为2我们持续时间所有的电路。盖茨都是由相同的睡眠信号脉冲宽度和控制时间的比较。长时间睡眠或不活跃的时期还介绍了观察在睡眠期间的表现。取决于是否睡眠PMOS和NMOS晶体管驱动二和slpb假设的逻辑状态,使其打开或关闭。这些睡眠信号的逻辑值不同的操作模式,对于不同表提供了盖茨的观察。 |
结论 |
| 睡眠盖茨使用超低泄漏方法表现出最低最低泄漏电流和功率。然而在主动模式更低的输出电压是观察到正确的功能。沉睡的门将的方法虽然在睡眠时保持状态水平降低,导致大的功耗。盖茨提出LPSR状态保留提供良好的逻辑水平减少权力在主动模式的操作。泄漏在睡眠中也低,国家权力保留良好的逻辑水平上也可以实现。总功耗最小。因为单一VTH晶体管用于所有小说设计实现低功耗技术提供新的选择低功率逻辑门的设计师。 |
表乍一看 |
|
|
数据乍一看 |
 |
 |
 |
 |
| 图1 |
图2 |
图3 |
图4 |
 |
 |
 |
 |
| 图5 |
图6 |
图7 |
图8 |
 |
 |
 |
 |
| 图9 |
图10 |
图11 |
图12 |
 |
 |
 |
 |
| 图13 |
图14 |
图15 |
图16 |
|
引用 |
- y Taur,切卓卡山,w . j . Bowhill f·福克斯,Eds。皮斯卡塔韦”,CMOS缩放和问题子- 0.25μm系统以高性能微处理器电路设计中,“新泽西:27-45 IEEE, 2001, pp。
- 金正日N。,et al, “Leakage Current: Moore’s Law Meets Static Power,” IEEE COMPUTER, vol. 36, pp. 68–75, December 2003.
- SaibalMukhopadhyay Kaushik Roy,哈米德Mahmoodi-Meimand泄漏电流机制和减少泄漏技术在深亚微米CMOS电路,“IEEE学报》,91卷,2003年2月2号。
- 尼尔·Weste大卫哈里斯·巴纳吉CMOS VLSI设计:电路和系统的角度来看,第三版,培生教育。
- 美国Mutoh、t . Douseki y Matsuya, t .青木s Shigematsu和J。山田,“1-V电源与multithreshold电压CMOS高速数字电路技术,“IEEE j .固态电路30卷,第854 - 847页,1995年8月。
- J.C.公园,j·穆尼三世和p . Pfeiffenberger“沉睡的堆栈减少泄漏,”国际研讨会上进行功率和时间建模、优化和仿真,第158 - 148页,2004年9月。
- AmitAgarwal、海李和KaushikRoy”DRG-Cache:低功率的数据保留gated-ground缓存,”美国第39设计自动化会议,2002年6月。
- m·d·鲍威尔,s . h·杨,b . Falsafi k·罗伊,t . n . Vijaykumar。“封闭——VDD:电路技术来减少缓存泄漏的记忆,“学报2000年国际研讨会上低功率电子产品和设计,2000年7月。
- s·h·金和诉j·穆尼昏昏欲睡的门将:低泄漏功率VLSI设计的新方法,”VLSI-SoC 2006。
- Stephen诉Kosonocky Suhwan金姆,丹尼尔·r·Knebel和凯文Stawiasz,“实验测量的新型电源控制结构与中间节电模式”,《2004年国际研讨会上低功率电子产品和设计(ISLPED)。
- Lakshminathan, p和Nunez VCLEARIT:一个超大规模集成CMOS电路泄漏减少技术,纳米技术,”美国先进低功耗系统的车间,在21 ACM国际超级计算机大会(2007年6月),第15 - 22页。
- l陈,z, m·约翰逊k·罗伊,y, v . De,“双阈值电路的设计和优化对于低压低功耗的应用程序,“IEEE反式。超大规模集成系统、16 - 24页。1999年3月。
- Assaderaghi, d . Sinitsky帕克,波哥,j . p . k . Ko和C。胡,”一个动态阈值电压MOSFET (DTMOS)超低电压操作,“挖。科技论文IEEE Int。电子设备会议上,809 - 812年,1994页。
- 拉贾尼惠普和Srimannarayana Kulkarni小说睡眠低泄漏功率晶体管技术的外围电路,“未发表。
|
菜单
