雷竞技网页版研究和评论——国际期刊雷竞技苹果下载

国际先进研究期刊》的研究在电子、电子、仪表工程

菜单

ISSN在线(2278 - 8875)打印(2320 - 3765)

所有提交的电磁系统将被重定向到在线手稿提交系统。作者请直接提交文章在线手稿提交系统各自的杂志。

N-Point P-Parallel Radix-2 ^ K前馈FFT架构

r·大卫·杰里史蒂夫1,m·默罕默德·rabik2
  1. PG学生(VLSI)、ECE称,NPR工程与技术学院Natham Tamilnadu、印度
  2. 助理教授,ECE称,NPR工程与技术学院Natham Tamilnadu、印度
相关文章Pubmed,谷歌学者

访问更多的相关文章国际先进研究期刊》的研究在电子、电子、仪表工程

国际先进研究期刊》的研究在电子、电子、仪表工程

文摘

的外观radix-2 ^ 2是一个里程碑管线式FFT硬件架构的设计。后来,radix-2 ^ 2是扩展到radix-2 ^ k。然而,radix-2 ^ k只是提出了singlepath延迟反馈(SDF)架构,但不是为前馈的也叫多路径延迟换向器(MDC)。摘要介绍了radix-2 ^ k前馈(MDC) FFT架构。在前馈架构,radix-2 ^ k可用于任意数量的平行样品是2的幂。此外,大量毁灭的频率(DIF)和大量毁灭时间(说)可以使用分解。此外,设计可以实现非常高的吞吐量,使它们适合最苛刻的应用程序。事实上,提出radix-2 ^ k前馈架构需要更少的硬件资源比并联反馈,也称为多路径延迟反馈(MDF),当几个平行样品必须被处理。结果,提出radix-2 ^ k前馈结构不仅为当前应用程序提供一个有吸引力的解决方案,但也打开一个新的研究前馈结构。





介绍
在目前的技术,因为所需的吞吐量在每秒千兆样本的顺序,出现有需要流水线、并行性和高效的FFT架构。管线式体系结构被广泛使用以达到高吞吐量和低延迟和低区和低功耗。
管线式架构两种类型。他们反馈体系结构和前馈结构。反馈结构的特点是他们的反馈循环。在反馈体系结构中,一些蝴蝶将反馈的输出作为输入相同的蝴蝶。反馈体系结构是两种类型。他们是单一路径延迟反馈体系结构和多路径延迟反馈结构。单一路径延迟反馈架构过程的连续流样品每个时钟周期而多路径延迟反馈体系结构或并行反馈体系结构并行流程几个样品。
前馈结构,也称为多路径延迟换向器(MDC)没有反馈回路。它处理数据并将它们发送给连续的阶段。它可以同时处理多个样品。目前,在实时应用中,高吞吐量为每秒千兆样品需要在应用程序如超宽带(UWB)和正交频分复用(OFDM)。在实时应用程序中,有两个主要的挑战。第一个是计算快速傅里叶变换(FFT)的多个输入数据序列到达一个接一个。第二个挑战是计算快速傅里叶变换(FFT)当几个样品相同的序列并行接收。第二个挑战进入图片时所需的吞吐量比时钟频率高。既有效地满足的挑战前馈FFT架构较低区域。。Radix-2 ^ k前馈结构可以任意数量的平行样品2的力量。The proposed architecture is more efficient in terms of hardware and performance than parallel feedback designs. Hence, it emerges as an attractive solution for the most demanding applications.

前馈FFT架构

RADIX-2 ^ 2 FFT算法
N-point离散傅里叶变换的输入序列x (n)被定义为
图像
图像
,输入序列中元素的个数N是2的幂。
地中海图基算法在离散傅里叶变换,也称为快速傅里叶变换可以减少操作的数量从O (N ^ 2)离散傅里叶变换的O (N * logN (base2))在快速傅里叶变换。地中海图基算法由n = log (n)基地(p)的基础阶段p是radix-r FFT。
Radix-2 ^ 2 FFT算法利用角度奇怪阶段分解为简单的土地非琐碎的旋转ω”,甚至通过以下的非平凡的旋转舞台。
奇怪的阶段,角遵循以下的分解算法。如果(ω> N / 4)
ω(阶段)= N / 4
ω(阶段)= 0
如果
非平凡的旋转ω”将被传递和总结的旋转是由连续的阶段
ω”=ωmod N / 4。
因此即使阶段,旋转角度
ω(阶段)=ω(阶段)+ω”
简化方程格式表示
图像

分析RADIX-2 ^ 2流图
上面的属性来自radix-2 ^ 2流图。这些属性的要求,任何radix-2 ^ 2 FFT硬件体系结构必须满足。性能主要取决于数据的索引(二进制)。

RADIX-2 ^ 2前馈FFT架构
上面的图表显示了大批杀害4-parellel基数2 ^ 2前馈结构频率快速傅里叶变换(DIF-FFT)。这种架构流程4样品并行处理多个输入序列后,另一个输出。数据的顺序中底部的每个阶段代表数据的数据的顺序应该是美联储。输入应给予适当的秩序所获得的图和输出将在订单中提到的图。
前馈FFT的体系结构的一个重要优点是蝴蝶利用率比100%。所以它需要更少的蝴蝶意味着低区和低功率。

RADIX-2 ^ K前馈FFT架构
在Radix-2 ^ k前馈结构,有三个可能的旋转。他们是微不足道的旋转,简单的旋转和旋转。
微不足道的旋转是旋转的ω的值是0或N / 4 N / 2或3 N / 4即样本必须旋转0或270或180或90度。他们被称为微不足道,因为这些旋转可以通过交换实部和虚部和/或改变他们的迹象。所以,可以避免复杂的乘法等实现旋转。微不足道的旋转将仅在奇怪的阶段完成。
甚至非琐碎的旋转将只有在完成阶段。一般来说,更高的„k值”在radix-2 ^ k前馈架构,可以简化为简单的旋转旋转由W(8)和W(16),其中包括减少组角,和一般旋转角度。这些旋转W(8)和W(16)可以通过三角恒等式的使用,简化缩放系数和系数的表示规范签署数字(CSD)。旋转角度的W(8)只考虑π/ 4。旋转角度的W(16)只考虑π/ 8。对于Radix-2 ^ k前馈FFT架构,k旋转重复每一阶段的类型。例如,基数2 ^ 3前馈架构需要简单的旋转每三个阶段。

规范
的规范P-parallel N-point radix-2 ^ k前馈结构如下所示。
平行样品的数量= P = 2 ^ P
蝴蝶的数量= (P / 2) * o (log N)(基础2)= P * o (log N)(基础4)
复杂的蛇的数量= 2 * P * o (log N)(基础4)= P * o (log N)(基础2)
强大的数量= ((3 * P) / 4) * (o (log N)(4)基础- 1)P > 2
2 * (o (log N)(4)基础- 1)为P = 2
吞吐量是在单位时间内获得的输出样本的数量。
吞吐量每个时钟周期= P =平行样品的数量
是第一个输入应用之间的时间延迟和获得的第一个输出即提到的时间由系统来处理输入给各自的输出。
在拟议的架构中,延迟= N / P
在任何阶段„年代”,
洗牌的缓冲结构的长度L = N / 2 ^ (s + 1)
总样本所需内存= N - P
最大内存需要执行输入重新排序以及FFT = N - (N / P)
最大内存需要执行输出重新排序以及FFT = N
最大内存需要执行输入重新排序和输出重新排序以及FFT = N
在那里,
N是输入的数量在一个序列
P是并行输入样本的数量在目前阶段的操作
其他一些关于前馈结构的事实
1。内存大小将任意数量的并行的样品一样。
2。DIF FFT和说FFT都需要相同数量的硬件组件
3所示。最大内存需要的是N,其中N是样本的数量输入序列。
4所示。选择最合适的架构将基于所需的应用程序的吞吐量和延迟需求。

实现

组件

RADIX-2蝴蝶
两个输入到蝴蝶总是有不同的旋转角度通过0或N / 4。还在任何阶段„年代”,只有指数不同的两个输入位b (n)将处理在一只蝴蝶。

简单的旋转
这里简单的旋转只发生由N / 4即复杂的乘法(- j)。的基本操作可以由简单的旋转交换真实和虚构的成分和/或改变他们的迹象。

非平凡的旋转
甚至非琐碎的旋转将只有在完成阶段。大量毁灭在频率快速傅里叶变换,输入指标满足b (n + 1) + b (n) = 1将仅接受非琐碎的旋转而大量毁灭快速傅里叶变换,输入指标满足b (n-s-1) + b (n-s-2) = 1将仅接受非琐碎的旋转。

数据洗牌者
数据洗牌者是由两个部分组成的。他们是缓冲区和多路复用器。在下面的图中,L表示缓冲区的长度。第一个时钟周期,多路复用器的选择线将被设置为0。下L时钟周期,然后选择线将设置为1,同时每L时钟周期会发生变化。
在上面的图中,对于第一个时钟周期,将存储在输出缓冲区和C将存储在输入缓冲区。连续的时钟周期,多路复用器的选择线将被设置为1。因此,B将直接发送到输出低。输出缓冲区的值将被发送到上面的输出。C值将从输入缓冲区输出缓冲区。D值将移动到输入缓冲区。最后在输出,A和B可以在第二个时钟周期和C和D将在下一个时钟周期。因此,输入得到所需的秩序。L的值始终是2的幂。多路复用器的控制信号可以直接获得从一个计数器。

硬件描述语言(VHDL)代码
硬件描述语言(VHDL)是选择编程语言,因为它支持很多循环操作和实际操作数。编程是一个基本的FSM(有限状态机)模型。最初,整个电路被分成七块。每个块检查适当的工作,然后,块分组逐渐在FSM模型和他们检查和错误和逻辑错误被纠正。然后,输出了一个16点输入序列的延迟19。
然后,块相结合,以达到理论延迟即延迟= N / P = 4。这是FSM模型中观察到每个阶段需要一个时钟周期执行。因此,得出理论延迟(在这种情况下,延迟= 4)只能通过降低整个电路来获得到一个单独的块。

正在进行的工作数据类型和旋转的
整个模型实现在Xilinx 9.2我使用真实的数据类型。但是,真正的数据类型不能合成,因此网表不能被创建。所以,从实际数据类型的变化问(梅西百货(m.n:行情)格式。问(22.10)选择为了提供最大的准确性。两个工作要做,首先合成网表是通过使用Q(22.10)实现的代码格式和数量的蝮蛇乘数和内存分析。第二个是减少非琐碎的轮换使用不同的属性的数量,从而进一步减少组件需要实现架构。

结论
前馈结构节省面积比其他架构N变得更大。同时,前馈结构比并行反馈更高效并行处理架构当几个样品。提出的设计也达到高吞吐量。因此,有效面积和性能。建议的体系结构的另一个优点是,蝴蝶的利用率是100%。所以,没有架构的一部分仍然是空闲从而执行的操作速度,降低功耗和它需要较少数量的组件,因为它利用率达到100%。使用该建议的体系结构,可以实现吞吐量为每秒千兆样本以非常低的延迟。

确认
首先,我想感谢上帝对他的恩惠我持续在整个项目。我要感谢我的父母支持我耐心和鼓励。我要感谢我的项目指南m先生Mohamed Rabik Asst.Professor ECE部门一直支持我的有价值的指导。我还要感谢其他员工和朋友鼓励我工作。

表乍一看
表的图标
表1

数据乍一看
图 图 图 图
图1 图2 图3 图4
图 图 图
图5 图6 图7

引用










全球技术峰会