所有提交的电磁系统将被重定向到在线手稿提交系统。作者请直接提交文章在线手稿提交系统各自的杂志。

自动调整的是恒流电流镜的地区

Verma Kimmi1,Rishikeya Mishra2
  1. 仪表与控制工程助理教授,部门,Galgotias工程与技术学院大诺伊达,印度
  2. 学生,仪表与控制工程部门,Galgotias工程与技术学院大诺伊达,印度
相关文章Pubmed,谷歌学者

访问更多的相关文章国际先进研究期刊》的研究在电子、电子、仪表工程

文摘

微型芯片的影响深远。今天的许多电子产品,没有它不可能被开发出来。这些芯片平台提供了集成电路(ic)。40年以来ICs已经彻底改变了。这些ICs各种进步了;但仍有一些设计师的工作条件的IC。这样的条件之一,存在于IC。而设计的集成电路的偏压双极结晶体管(是),设计师介绍,输出是用于偏置电路的集电极电压应大于最小值定义。这意味着用户每次都应该检查电路是否在指定的条件。本文提出了偏置电路设计没有这样的条件,用户会更自由。

关键字

电流镜,主动模式,贝塔(β),早期的影响,目前的规模。

我的介绍。

自1971年以来,集成电路是电子工程的本质。在这些ICs晶体管是常用的有源器件。ICs适当的偏置的操作是至关重要的。现在几个‗活跃偏压的技术已经被用于偏见IC(例如简单的电流镜,电流镜有更好的β不敏感,共源共栅电流镜,威尔逊电流镜,Widlar电流源)。近20年以来改进进行偏置技术。劳拉Sanchez-Gonzalez,格拉迪斯Ducodray-Acevedo提出了一个新颖的方法来改善之前的当前的镜子和增加当前的输入范围和较低的错误百分比和高精度低电压动态自给偏压([6])。可调增益线性电流增益的镜子。根据a·k·古普塔j·w·哈斯莱特f . n . Trofimenkoff它可以产生信号电流的线性增益几十年来([5])。低电压应用电流源设计。低电压应用电流源的使用提高了共模输入范围和共模抑制比fully-balanced单端差动放大器的风扇你,S.H.K. Embabi,参考Duque - Carrillo和埃德加·桑切斯- Sinencio ([7])。 But all of these biasing techniques impose a condition on the output BJT, regarding its collector voltage i.e. output transistor should be operated in such a manner that its collector voltage must be higher than a certain value. And during our operation we must keep this value in mind. In the following section you will get familiar with a design that can bias an IC without imposing any condition on the collector voltage of output transistor. The bias circuit is such that it will set its output transistor in the require mode (active mode).

二世。线路描述与规范

示意图的偏置电路的基础是晶体管Q1 (npn)和Q2 (npn)绑在一起如无花果。1。他们的发射器终端与地面做空。因此Q1和Q2镜子正在形成。第三季度(npn)介绍了在输出电流减少β的依赖。第四季度(pnp)是在主动模式调整第三季。第四季度的基础是接地和它的发射器有两个分支,一个指向的第三电阻R2和另一个对集电极电阻R3的Q2。电流在所有分支图1所示。R1是生成所需的参考电流在整个电路在电源电压的帮助。
R1 = 3 kΩ
R2 = 1 kΩ
R3 = 1 kΩ
R4 = 0.002 kΩ(负载电阻;可根据我们的需要)
源电压= 15伏特

三世。电路分析

图像
图像
图像
和几乎所有当前流入R2用于发射器的第四季度因为R3(例如R3将减少电流)。由于第四季度是一个pnp型晶体管,因此它也减少当前R1但不是R3中的电流一样少得多。因此总体效果是非常少的电流将用于R2,电流主要是划分在第四季度的发射器。

第四。比较正常电流镜有更好的β不敏感图2

行动在图2中,这是一个完美的恒定源VCE Q2应大于0.2伏特即必须调整,这样在每一个层次的分析我们必须照顾这个VCE值。
但在图1不需要照顾VCE Q2(或输出晶体管)的价值,因为它自动调整本身在活跃的地区(即一个完美的恒流源)。

诉实验结果

当15伏直流源采用和R1、R2、R3如前所述。
VBE1 = VBE2 = 0.68伏特(Q1和Q2)
VBE3 = 1.38 - 0.68 = 0.7伏特(第三季)
VCE1 = 1.38伏在主动模式(Q1)
VCE2 = 1.1伏在主动模式(Q2)
IR3 = 0.6 mA(非常低)
马IREF = 5.1
IO马= 5.0
IR3 = R3中的电流电阻

六。结论

虽然有几个综合活跃偏压电路,其中一些也显著水平的稳定输出电流;但所有活跃的偏置电路遭受要求值输出晶体管的集电极电压。这说明设计简化了这一缺陷。因此通过这个设计我们可以偏见更有效地集成电路芯片不需要调整电压在收集器终端。我们将更加灵活BiCMOS过程中使用这个设计。

数据乍一看

图1 图2
图1 图2

引用