研究和评论:工程和技术雷竞技苹果下载杂志》上
菜单ISSN: 2319 - 9873
ISSN: 2319 - 9873
+ 44 7456 035580电子与通信工程系,喜忧参半工程学院,焦特布尔,拉贾斯坦邦
收到的日期:07/12/2016;接受日期:18/01/2017;发布日期:24/01/2017
访问更多的相关文章研究和评论:工程和技术雷竞技苹果下载杂志》上
本文大小的内存芯片设计了512位使用Xilinx或模型模拟软件。内存内建自测(MBIST)或一些引用数组内建自测是一件很棒的逻辑。没有直接连接到外面的世界,一个非常复杂的嵌入式内存可以有效地进行测试,容易和成本更低。模型凌和仿真MBIST摘要。设计架构是用高速集成电路硬件描述语言(VHDL)代码使用Xilinx ISE工具。验证的架构是由SRAM测试停留在故障。阿拉伯学者算法实现C - 3月和更多的测试错误的SRAM。
内建自测(阿拉伯学者)、内存架构,软件
快速低功耗sram正在成为许多VLSI芯片的关键组件。差距越来越大的处理器和内存,速度和功耗的增加是由于增加集成和操作速度以及增加电池供电的设备。SRAM有助于弥合差距,也降低了功耗。设计内存后,我们将会测试错误的记忆。
内存测试
内建自测(阿拉伯学者)技术被广泛用于测试和诊断随机存取记忆(公)1]。支持诊断、出口BIST电路要诊断出连续的数据由于I / o限制的测试。很明显,诊断数据导出是耗费时间,因为它们一点点地出口。减少时间消耗,一些诊断数据压缩技术。提出了各种压缩方法压缩数据诊断暂停和出口。因此,BIST电路检测到故障时停顿了一下,然后压缩和出口连续断层。
故障模型的静态存储器
学习记忆的故障检测方法,我们必须先建立断层模型的内存。有三个简化部分内存故障发生2]。这三个部分是:地址译码器,读写逻辑,存储单元阵列。前两部分等于后者功能;我们只需要检测内存单元阵列。
以下是错误的类型也称为故障模型:
•停留在故障
•状态转换断层
•耦合故障
•解决故障
•数据保留故障
停留在故障:SAF缩写。在这种类型的故障模型中一个单元或一行记忆被认为是困在逻辑逻辑“1”或“0”。
状态转换断层:停留在断层的一部分,在一个单位或一行的内存不能达到0 - 1或1 - 0转换后写操作。这些被称为状态转换断层上升和下降状态转换断层分别(3]。
耦合故障:它包括两个单元,一个单元的状态改变引起对方的相应单元的状态改变。
解决故障:这种类型的故障模型,一行或一列译码器可能无法访问处理单元,或多个地址访问相同的存储单元,或者一个地址同时访问多个细胞,或者访问其他单位而不是相同的指定单位。
卡打开故障:在这种类型的故障模型中,存储单元无法解决。如果存储单元只有一个输入端口,它只会产生一个固定的输出值。
数据保留故障:在这种类型的故障模型中,一个存储单元不能在指定的时间内有效地维持其数据值不变。
Ram Bist结构
RAM BIST的架构如下所示。在第一块RAM BIST结构“基于ROM的算法发电机”所有8所示算法保持在理想的状态(4]。该算法将保持在一个理想状态,除非BIST_EN信号是由等于“1”(也可以理解为,直到BIST_EN信号等于“1”,阿拉伯学者操作不会开始)。其中8算法,算法将选择取决于8:1 MUX的选择行。然后选择算法是通过“算法译码器”。读/写信号从这个块转移到嵌入式RAM定义天气读操作或写操作将被执行在内存地址(5,6]。上/下信号传递到“地址发生器”来定义是否执行读/写操作在“寻址模式”或“寻址模式”,它是决定通过选择算法操作(图1)。
图1:RAM BIST结构。
第三信号零/一个是传递到“数据生成器”来定义执行读/写操作在“0”位或“1”位(7]。因此根据所选算法的状态,执行读/写操作到RAM。每当“读操作”然后执行数据出来的内存和数据转移到“比较”。在比较器中有另一个输入端口(测试数据),测试输入数据一样,在“嵌入式RAM”写的。
比较器将检查输入是否相同,如果有故障(如固定故障或耦合故障),然后输出数据的“嵌入式内存”,不同于给定的输入比较器。所以它将显示一个错误,使“故障检测信号“1”,如果没有错在内存中“故障检测”就等于“0”另一方面,如果“写”执行然后比较器将在一个理想的状态。
算法内存测试
有许多类型的测试算法用于内存测试(8]。这些算法是相当简单的阿拉伯学者实现。表所示包括各种测试算法内存测试以及由这些算法执行的指令(表1)。
表1。算法内存测试。
| 不。 | 算法 | 3月元素的代码 |
|---|---|---|
| 000年 | 垫+ | {↕(w0);↑(r0, w1);↓(r1, w0)} |
| 001年 | 3月X | {↕(w0);↑(r0, w1);↓(r1, w0)↕(r0)} |
| 010年 | C - 3月 | {↕(w0);↑(r0, w1);↓(r1, w0);w1↕(r0),↓(r1, w0)↕(r0)} |
| 011年 | 3月一个 | {↕(w0);↑(r0, w1, w0 w1);↑(r1 w0 w1);↓(r1 w0 w1, w0);↓(r0, w1, w0)} |
| One hundred. | 3 B | {↕(w0);↑(r0, w1, r1 w0 r0, w1);↑(r1 w0 w1);↓(r1 w0 w1, w0);↓(r0, w1, w0)} |
| 101年 | 3月你 | {↕(w0);↑(r0, w1, r1, w0);↑(r0, w1);↓(r1 w0 r0, w1);↓(r1, w0)} |
| 110年 | 3月LR | {↕(w0);↓(r0, w1);↑(r1 w0 r0, w1);↑(r1, w0);↑(r0, w1, r1, w0);↑(r0)} |
| 111年 | 3月党卫军 | {↕(w0);↑(r0、r0, w0、r0 w1);↑(r1, r1 w1 r1, w0),↓(r0、r0 w0、r0 w1);↓(r1, r1 w1 r1, w0);↕(r0)} |
在所有这些测试算法,C - 3月算法实际提供最高的故障覆盖率。3月测试的故障检测算法的功能总结在表如下(9]。所有这些测试算法将公羊与一个数据位每词,但多个每一位可以应用。提高故障检测率,修改算法所需的灵敏度和耦合故障在RAM中(表2)。
表2。3月测试总结故障检测算法。
| 算法 | 发生在 | 地址 | 过渡 | 耦合 |
|---|---|---|---|---|
| 垫 | 是的 | 一些 | 没有 | 没有 |
| 垫+ | 是的 | 是的 | 没有 | 没有 |
| 垫+ + | 是的 | 是的 | 是的 | 没有 |
| 3月X | 是的 | 是的 | 是的 | 一些 |
| 3 Y | 是的 | 是的 | 是的 | 一些 |
| C - 3月 | 是的 | 是的 | 是的 | 是的 |
有各种类型的工具,可以用来模拟测试执行步骤的设计。这是通过使用试验台(10]。测试的试验台是一组刺激时间相应的电路设计。响应的电路测试下就可以读出的形式波形。
试验台文件负责提供测试输入刺激的记忆(傻瓜)时钟和其他各种测试控制信号。则会产生响应的检测到故障信号并显示在波形的形式(11]。在这个项目中我们使用sim仿真模型。设计的结果是下一节所示的屏幕截图软件。首先我们的RTL示意图显示截图写在Xilinx软件(图2)。
图2:RTL示意图在xilinx软件。
对于这个软件第一次要求的元素的选择。在选择的元素我们必须点击选项卡创建原理图(12]。当我们点击这个选项卡上,我们看到程序的RTL示意图(图3)。
图3:总结在xilinx的软件设计。
我们可以看到这个项目的所有细节的设计总结。细节显示在表的形式。这幅图如下所示(图4)。
图4:总结在xilinx的软件设计。
做这一切后,我们将使用ISim模拟硬件描述语言(VHDL)的代码模拟器或modelsim软件(13]。所有的输入和输出参数的波形显示在屏幕上。我们可以提供输入,观察输出(图5)。
图5:波形在xilinx软件。
报告的内存设计如下所示将获得在Xilinx Xpower分析仪(图6)。
图6:xilinx权力分析软件。
现在内存的整体设计和测试后,我们将连接通过Xilinx FPGA工具包软件[14]。屏幕截图如下所示(图7和图8)。
图7:与FPGA 1。
图8:与FPGA 2。
介绍了512位SRAM存储器的设计。我们选择6 t SRAM作为记忆一点一点细胞并使数组设计细胞。我们知道很多关于这6 t的低功耗实现SRAM通过许多论文喜欢7 t SRAM或8 t SRAM。在这方面的工作可以使低功耗的实现。我们已经抓住了很多重要的概念和学习工具,将帮助我们在未来。
简而言之,一个随机存取存储器内建自测已成功设计。BIST技术分为在线和离线测试。这个项目的目的是入门级的硬件描述语言(VHDL)所以有很多可以做和额外的修改体系结构可以添加为了增加设计的鲁棒性。
•3 C -算法可用于解码器的设计通过简单地修改我们的项目。这样做是因为3 C -算法相比能更好地覆盖了断层算法。
•我们可以增加一些大小,这样更多的内存位置可以由我们进行测试。
•阿拉伯学者不能插入故障模型。所以未来的工作可以做为了插入,然后检测一组断层模型。
•我们可以减少项目的硬件覆盖代替我们使用的比较器和计数器。因此我们的项目的性能将得到改善。
•我们可以替代用Verilog HDL硬件描述语言(VHDL)来减少未来工作命令行。
•由于资源不可用,我们不能计划这个项目成实际FPGA硬件。所以未来工作可以通过FPGA的硬件设备上运行这些测试来验证我们的工作。
