关键字 |
| 二进制灰色转换、数据编码、互连芯片,低功率,Network-on-chip (NOC),动力分析,灰色二进制转换。 |
介绍 |
| 按照摩尔定律的晶体管密度每18个月增加一倍,目前我们都知道,现在有成千上万的场效应晶体管在单个芯片上称为超大规模集成。集成这些场效应晶体管结合执行的一组操作和应用程序如DSP、通信、机器人技术和医疗。网络在集成电路芯片通信子系统是一个典型的IP核之间在系统芯片(SOC)。NOC技术方法应用于芯片通信和传统总线和纵横互联带来显著的改善。NOC提高SOC的可伸缩性和复杂SOC的功率效率的相对于其他设计。网络芯片使用IP核心接口之间的数据包传输数据在一个芯片。NOC系统基于芯片强加各种设计问题等的制造集成芯片。首先,目标国家石油公司的合适的拓扑结构,表示供应和满足设计约束。其次,设计芯片的网络接口来访问网络和路由器提供物理互连机制之间传输数据处理核心。最后,随着技术的尺度和开关速度的增加,未来的网络芯片将变得更加敏感和容易产生错误和缺点。 |
| 芯片上的沟通问题更相关的比较计算相关的问题。计算子系统等主要目标包括成本、性能、功耗、能源消耗,因此可靠性,系统的总功率芯片取决于通信子系统。 |
| 在这项工作中,我们要减少功耗在网络链接。网络的功耗芯片功耗相关的路由器和网络接口(NIs)。高度集成的电子系统,降低芯片功耗的是至关重要的。NOC的能耗量增长线性增加的一些过渡的数据包发送通过互连体系结构。通过编码方案我们正在减少两个电线和逻辑上的交换活动这样我们在NOC减少功耗。个别公交线路的功率由于self-switching活动而忽略了功耗由于耦合切换活动[2]。数据编码主要用于减少一些过渡连接。总线反转(BI)、自适应编码、格雷编码和转换方法的各种编码技术用于NOC。我们使用的数据编码与灰色的输入主要是减少功耗NOC。 |
| 本文组织如下。我们在第二部分简要讨论以前的工作,而第三部分讨论拟议中的编码技术的概述。先进的数据编码方案以及可能的硬件实现和分析在第四节描述。结果的硬件开销,电力和能源节约和性能提出的编码方案V节中讨论。 |
相关工作和动机 |
| 芯片每一年增长的可访问性。在接下来的几年里,与1000核芯的可用性是预见[3]。由于本文的重点是在减少的功率耗散链接,这里我们简要回顾一些作品在该地区和链接功率降低。也包括一些技术。使用屏蔽[4],[5],增加相间间隔[6],[7],中继器插入[8]。因此,最重要的是拥有大面积的技术开销。另一个方法是数据编码技术主要集中在减少链路功率降低。数据编码技术分为两类。在第一类主要集中在最小化每个公交线路的功率由于self-switching活动,避免由于耦合开关功耗活动。在这个类别,总线反转(BI)[9]和INC-XOR [10]。 When the random patterns are transmitted via these lines. On the other hand, gray code [11], T0 [12], working-zone encoding [13], and T0-XOR [14] have been proposed for the case of correlated data patterns. |
| 在第一类编码不适合应用在深亚微米计技术节点耦合电容的总连接电容的一个主要部分。这将导致功率由于耦合开关活动成为大部分功率降低的链接。在第二类专注于减少功率耗散的减少耦合开关[7],[14]- [15]。[16]中提出的技术,提出了一种方法对权力的有效转化。在[15],他们提出了一个基于奇/偶Bus-Invert技术方法。如果开关转换的数量一半的线宽意味着奇怪的倒置。在[9],转换的数量从0到1的两个数据包统计。1的数据包的数量大于一半的连接意味着反转将和1的数量减少到0转换当数据包传输通过链接。在[17],技术是用来减少耦合切换。从这种方法中,编码器计数I型过渡的加权系数和II型过渡的加权系数两个。 If the number of 1‘s is larger than half of the links means the inversion will be performed and it reducing the power consumption on the links. The technique proposed in [1] using the data encoding technique. This technique illustrate if the bits are encoded before they are injected into the network with the goal of minimizing the self-switching and the coupling switching in the links. These two are the main reason for the link power dissipation. Here they are classified the encoding technique into three scheme based on the four Types. In scheme 1 using the odd inversion and scheme 2 using the both odd inversion and full inversion and scheme 3 using the both odd, full and even inversion. Based on the odd, full and even inversion the power dissipation is reduced on the Network on chip (NOC) links. In this paper we present gray encoding technique, which focused on reducing the errors during the transition from transmitter to receiver and reducing the power dissipation in the links. |
提案的概述 |
| 该技术的基本思想是通过网络传输的数据包后,位编码。这种技术更有助于减少交换活动和耦合交换活动链接遍历的数据包。这种self-switching活动和耦合开关功耗活动负责联系。这里我们指的端到端方案。基于端到端方案我们有更好的优势。虫洞交换的优势是自然管道技术[18]。因为相同的序列的所有数据包经过的所有链接路由路径。倪可以提供相同的节电的所有链接。先进的方案,一个编码器和译码器块添加到倪。灰色的编码器输入适用于所有三个方案。 The gray coding technique is used for the error correction application. The encoder encodes all the leaving bits of the packets other than header bit such that the power dissipated by the inter router and point-to— point link is minimized [19]. |
PROBOSED编码方案 |
| 该编码方案的主要目标是减少功耗最小化耦合过渡活动链接的互连网络。在[17],它们分类四种类型的耦合过渡。线的类型我发生在一个是开关和剩下的一个是不变。II型发生在一个行开关从低到高,另一个是开关由高到低。类型III同时发生两个线路开关。IV型发生在两种线都保持不变。耦合切换活动(Tc)被定义为一个加权和不同类型的耦合过渡贡献[17]。因此 |
| Tc= K1T1+ K2T2+ K3T3+ K4T4eq。(1) |
| Ti是I型过渡和Ki的平均数是相应的体重吗 |
| 格雷码: |
| 格雷码也知道是反映二进制代码。它是一个二进制数字系统,两个连续的值只有一点不同。反射的二进制代码原本是设计用来防止错误输出电磁开关。主要用于纠错在数字通信中的应用。 |
| b .问题与二进制代码: |
| 二进制代码的问题是,真正的开关。开关将改变州完全同步。在二进制代码,两个连续的值在一个或多个不同的部分。如果输出通过一个连续系统顺序系统可以存储一个错误的值。格雷码解决上述问题只通过改变一点。 |
| c计划我: |
| 在方案1中,我们的主要目标是减少数量的1型和2型转换的转换。1型过渡转换成类型III和IV型转换和II型转化为I型转换的转换。这个方案比较两个数据是基于链路功率降低减少做奇怪的倒置或没有反转操作。 |
| 泰> Tx (2) |
| 泰> 0.5 (w1) eq。(3) |
| 图1中的总体框图(a)是相同方案1,方案2和方案3。w1咬了一个输入的二进制块灰色的转换。这一块将原始二进制输入转换成灰色的输出。给出了格雷码的输出作为输入编码器块和编码器编码块前面的另一个输入输出。编码器块比较这两个输入和执行任何一个倒置的基于过渡类型。块E是不同的三个方案。比较当前的数据和之前的编码数据来决定功率降低反演进行了联系。泰块这两个邻位从给定的输入。从这两个输入位泰块检查发生什么类型的转换,更多数量的1型和2型转换是否发生意味着它将输出状态设置为1,否则它将输出设置为0。奇怪的倒置进行这些类型的转换。Then the next block is the Majority code it checks the state, if the number of one‘s is greater than zeros or not and it implemented using a simple circuit. The last stage using the XOR circuits, these circuit is used to perform the inversion on odd bits. The decoding is performed by simply inverts the encoder circuit when the inverting bit is high. |
| d .方案二: |
| 在方案二,我们的主要目标是降低II型转换的数量。II型转换转换为IV型过渡。这个方案比较两个数据是基于减少链接通过全功率降低反演或奇怪的倒置或没有反转操作。 |
| T2> T4* *eq。(4) |
| 完整的和奇怪的倒置这种先进的编码体系结构包括w1链接宽度和一点反演一点一点标明如果通过反向链接。宽度W位链接被认为是当没有编码申请输入比特。在这里,泰从方案1是添加到方案2块。这需要两个相邻比特从给定的输入。从这两个输入位泰块检查发生什么类型的转换。T2和T4 * *块决定如果任何过渡类型T2和T4 * *发生基于链路功率降低。下一阶段的块的数量。泰的输出,T2和T4 * *发送的块的数量。块的输出日志2 w。第一批块用于确定转换的数量基于奇怪的倒置。第二块的数量决定了转换的基于完整的反演和当时的另一块用来确定转换的数量是基于完整的反转。 These inversions are performed based on the link power reduction. Based on these ones block the Module A takes the decision of which inversion should be performed for the link power reduction. For this module is satisfied means the output is set to ‗1‘. None of the output is set to ‗1‘ if there is no inversion is takes place. The module A is implemented using full adder and comparator circuit. |
| 解码器的框图见图3。w1位输入应用在译码器电路和译码器的另一个输入是先前解码输出。解码器比较两个输入数据块和反转操作执行和w1位输出。剩下的一点是用于指示执行反转。然后给出了译码器的输出二进制块灰色的。这一块将格雷码转换成原始二进制输入。 |
| 在译码器线路图(图4)。由泰块和多数向量和Xor电路。根据编码器行动泰块转换决定。基于大多数块转换类型检查的有效性不平等(2)。多数选民的输出Xor电路。一半反演,反演和反演是基于逻辑门来执行的。 |
| e .第三方案: |
| 在第三方案,我们添加甚至反演方案二世。因为我奇怪的倒置转换类型转换到II型过渡。从表二世,T1 * * / T1 * * *转化为IV型/类型III掠过甚至反向转换。权力的联系减少甚至反转大于奇怪的倒置。 |
| 编码体系结构(图5)计划III是相同的编码器I和II架构方案。这里我们将Te块添加到方案二。这是基于甚至转化条件,完整的转化条件和奇怪的转化条件。它由w1链接宽度输入和w一点一点用于反演。执行完整的,一半甚至反演方法反演位设置‗1”,否则它设置为‗0”。泰,Te和T4 T2 * *块决定了过渡类型,Te和T4 * *。过渡类型发送到的块的数量。Te块决定如果发现过渡类型T2, T1 * *和T1 * *。的块的数量决定了相应的传输泰,T2, Te和T4 * *。这些数量的模块C的块。这块检查奇怪,甚至全部或没有反转动作对应输出‗10,‗01,‗11”或‗00”分别应该执行。 The decoder architecture of scheme II and scheme III are same. |
结果与讨论 |
| 图7。显示方案的仿真结果我(减少I型和II型转换)使用灰色编码技术。计划我的输出减少I型和II型转换的数量用奇怪的转化条件。图7。显示方案的仿真结果II (II型过渡转换成类型IV)使用灰色编码技术。在方案二II型过渡的数量转化为IV型转换使用奇怪的和完整的反转条件。 |
| Fig.8。显示方案的仿真结果III (I型(T1 * * *)转化为II型)使用灰色编码。方案3的输出减少I型(T1 * * *) II型转换利用奇怪,甚至反转。Fig.9。显示力量的计算方案我(减少I型和II型转换)使用灰色编码技术。和漏电功耗降低42%相比,数据编码[1]。 |
| Fig.10。显示了方案二的功率计算(II型过渡转换成类型IV)使用灰色编码技术。功率泄漏是减少到42%相比,数据编码技术[1]。Fig.11。显示了方案的功率计算III (I型(T1 * * *)转化为II型转换)使用灰色编码技术。功率泄漏是减少到42%相比,数据编码技术[1]。 |
| Fig.12。显示区域的计算灰色编码技术。面积减少到少于5%相比,数据编码[1]。 |
结论和未来的工作 |
| 在这部作品中,格雷编码技术是实现减少过渡NOC的活动。这个灰色编码方案旨在减少的功率耗散NOC的链接。事实上链接负责整体实力的一个重要部分的通信系统。提出的编码方案不可知论者对底层NOC架构,我们的应用程序不需要任何修改的链接和链接。拟议的架构是用VERILOG语言和编码的模拟和综合使用抑扬顿挫的软件。总的来说,应用程序计划允许储蓄42%的功耗和面积不到5%的开销相比NI数据编码方案。 |
| 在未来,网络芯片(NOC)实现使用不同类型的路由器技术将进行分析。比较在许多编码技术,如灰色编码技术将被分析的区域,延迟,权力和NOC将调查的性能和用于高速应用。 |
表乍一看 |
 |
|
| 表1 |
表2 |
|
数据乍一看 |
 |
 |
 |
 |
| 图1 |
图2 |
图3 |
图4 |
 |
 |
 |
 |
| 图5 |
图6 |
图7 |
图8 |
 |
 |
 |
 |
| 图9 |
图10 |
图11 |
图12 |
|
引用 |
- 尼玛Jafarzadeh,莫里吉奥Palesi,艾哈迈德,Afzali-Kusha,拼编码技术来减少能源消耗Network-on-Chip为IEEE反式。非常大的ScaleIntegr。(VLSI)系统,Mar.2014。
- 国际半导体技术发展路线图。(2011)(在线)。可用:http://www.itrs.net
- d, l . s . Peh博卡,j . Darringer a . Agarwal andW。m .研究会会长,-Thousand-core芯片圆桌会议,为IEEE设计测试第一版。,25卷,不。3,页272 - 278,May-Jun。2008年。
- d, l . s . Peh博卡,j . Darringer a . Agarwal andW。m .研究会会长,-Thousand-core芯片圆桌会议,为IEEE设计测试第一版。,25卷,不。3,页272 - 278,May-Jun。2008年。
- m . Ghoneima y伊斯梅尔,m . m . Khellah j . w . Tschanz v . De,——正规推导最优主动屏蔽的低功耗芯片上的公交车,为IEEE反式。第一版。辅助设计中国。电路系统。,25卷,不。5、2006年5月,页821 - 836。
- l . Macchiarulo大肠Macii, m . Poncino丝放置地址总线相声能量最小化,为Proc。设计奥特曼。测试欧元。相依展览。,2002年3月,页158 - 162。
- r . Ayoub和a . Orailoglu——统一转换方法减少错误漏洞,权力,和串扰噪声和延迟处理器总线,为Proc。设计奥特曼。Conf。亚洲南太平洋,卷2。2005年1月,页729 - 734。
- k·巴纳吉和a . Mehrotra——power-optimal全球互联中继器插入方法在纳米设计,为IEEETrans。电子设备卷,49号11日,页。2001 - 2007年,2002年11月。
- m·r·斯坦和w·p·布勒松-Bus-invert为低功耗编码I / O,为IEEE反式。中国非常大。(VLSI)系统。,3卷,不。1、49-58页。1995年3月。
- 美国莱姆布莱萨、n . r . Shanbhag和i . n .朝圣——编码框架,用于低功耗地址和数据总线,为IEEE反式。非常大的ScaleIntegr。(VLSI)系统。,7卷,不。2,页212 - 221,1999年6月。
- c·l·苏、c . y .崔和a . m . Despain大大节省在嵌入式处理器的控制路径,为IEEE设计测试第一版。,11卷,不。4页24-31 10月——1994年12月。
- l . Benini g . De Micheli e . Macii d化工技术和c . Silvano渐近zero-transition活动编码地址总线低功耗基于微处理器的系统,为Proc, 7日大湖计算机协会。超大规模集成,1997年3月,页77 - 82。
- e . Musoll t·朗,j . Cortadella工作地区编码减少能量微处理器地址总线,为IEEE反式。中国VeryLarge规模。(VLSI)系统。》第六卷,没有。4,第572 - 568页,1998年12月。
- s . Youngsoo c Soo-Ik, c . Kiyoung部分bus-invert电力优化特定于应用程序的编码系统,为IEEE反式。中国VeryLarge规模。(VLSI)系统。,9卷,不。2,页377 - 383,2001年4月。
- z, j . Lach k Skadron, m·r·斯坦有余/甚至总线与两阶段转移转化巴士,为Proc, Int。电脑。低电力电子。设计,2002年,页80 - 83。
- z, j . Lach k Skadron, m·r·斯坦有余/甚至总线与两阶段转移转化巴士,为Proc, Int。电脑。低电力电子。设计,2002年,页80 - 83。
- k . w . Ki Kwang Hyun, n . Shanbhag c·l·刘,k . M。唱,-Coupling-driven信号为低功耗界面设计编码方案,为Proc。IEEE / ACM Int。Conf。第一版。辅助设计,2000年11月,页318 - 321。
- f m . Palesi g . Ascia Fazzino诉卡塔尼亚,拼编码方案在网络芯片,为IEEE反式。第一版。辅助设计中国。CircuitsSyst。,30卷,不。5、2011年5月,页774 - 786。
- f m . Palesi g . Ascia Fazzino诉卡塔尼亚,拼编码方案在网络芯片,为IEEE反式。第一版。辅助设计中国。CircuitsSyst。,30卷,不。5、2011年5月,页774 - 786。
|
菜单
