所有提交的电磁系统将被重定向到在线手稿提交系统。作者请直接提交文章在线手稿提交系统各自的杂志。

性能分析低功率的正反馈绝热逻辑

Tanuja Jaggi1,Ravinder库马尔2
  1. 讲师、ECE称,Aravali工程学院管理法里达巴德,印度哈里亚纳邦
  2. 美联社,ECE称,Al-Falah工程与技术学院的法里达巴德,印度哈里亚纳邦
相关文章Pubmed,谷歌学者

访问更多的相关文章国际先进研究期刊》的研究在电子、电子、仪表工程

文摘

本文提出超低功率比较器基于新的绝热技术最近受到调查。低功率设计变得极其重要的高性能数字系统,如微处理器和其他应用程序。这种切换逻辑降低了功耗通过重用来自电源的能量。我们介绍了一位比较器设计提出了绝热技术并与静态cmos和积极反馈绝热逻辑的基础上晶体管计数来实现他们与不同的输入值和平均功耗频率。执行模拟香料使用180纳米cmos技术,结果提出逻辑可以节省功耗与静态cmos逻辑和PFAL在不同的频率。

关键字

绝热技术、动态功耗、不对称,比较器

介绍

功耗减少是一个重要的问题,需要集中技术的最新需求。在传统cmos功耗评估由两个因素:1)静态功耗2)动态功耗。动态功耗发生在充电和放电电容性负载。在充电,电流从Vdd电容负载在卸货时,从对地电容性负载电流。8Total charge transferred during charging/discharging cycle: Q = CL Vdd .Thus, an energy of E= CLVdd 2 is drawn from the power supply during charging. By assuming that the energy taken equals the energy supplied to the load capacitor, the energy stored into the load CL is half of the supplied energy: Estored = ( 1/2 )CL Vdd 2. The other half is dissipated in R. The same amount of energy is dissipated during the discharge process . Therefore the total dissipation as heat during charging and discharging is
Echarge = Edischarge = 1/2CL Vdd 2
绝热技术用于元件之能源效率的热力学的逻辑电路。对于能量回收电路来说,理想的能量耗散,当电容C被指控从0到Vdd或退出Vdd,通过电路的电阻R在时间T E = (RC / T) Vdd 2当T > > RC,功耗更小。Q是电荷转移到负载,负载电容的值,R是PMOS开关的导通电阻,V是最后的价值负载电压,T是充电时间。
绝热充电可以通过充电电容器的时变源始于Vi = 0 v。这需要正弦电源。从理论上讲,可以减少功耗,延长开关时间。在本文中,我们介绍超低功率比较器设计与differrent绝热技术。提出比较器使用两相分离级别电力供应减少功耗。是算术电路的许多数字电路的基本构建块,本文主要关注其设计。

积极的反馈绝热逻辑

PFAL是利用积极feedback1新的adaibatic技术。这个逻辑结构包括cross-coupled逆变器,NMOS器件输出和功率时钟之间的连接。在PFAL正弦电源使用,被称为功率时钟分为四个阶段。3评估区间,计算输出稳定的输入信号。产量保持稳定,保持间隔期间,接下来是间隔恢复,恢复能量,最后一个是等间隔,插入的对称。PFAL dual-rail电路,接受彼此互补的输入和输出相互补充提供部分能量回收。PFAL门口的一般原理图一所示。由绝热放大器、一个锁由两个PMOS和两个NMOS,输出节点逻辑电平和outB没有退化。功能块是并行的PMOSFETs绝热放大器传输门和形式。这两个n-trees实现逻辑功能。

图像
图一:PFAL逻辑电路

两相绝热静态监测逻辑

两相绝热静态监测逻辑(2 pascl)使用两相时钟分割水平正弦电源有对称和不对称的实力时钟时钟是在阶段,而其他的阶段。7电路有两个二极管在其建设一个二极管放置输出节点和权力之间的时钟,和另一个二极管连接之间的一个终端NMOS和电源。MOSFET的二极管用于回收费用从输出节点,提高内部的放电速度信号节点。电路操作分为两个阶段“持有阶段”和“评估阶段”。在评估阶段,功率时钟波动上升和电源波动下降。在保持阶段,电源波动和电力时钟波动。
图像
图二:2 pascl逻辑电路

提出了绝热逻辑

提出了绝热逻辑是两者的结合PFAL和2 pascl。其结构类似于2 pascl除了2 pascl的核心部分被PFAL逻辑电路,并使用两相分割水平正弦电源用Va和还有VaB。电路操作在两个阶段,评估并持有,在评估阶段,Va波动起来,还有VaB波动下降,持有阶段,还有VaB波动上升和Va波动下降。让我们假设,在评估阶段输入(在)是高和输入(烟草制品低因此,因此M3正在进行和输出(OutB)遵循弗吉尼亚州供电,同时M1被输出打开(出),从而降低了充电电阻。在M3的同时,在保持阶段,存储在负载电容上的电荷通过M1 CL流回电源。因此功耗降低。该电路使用了两个金属氧化物半导体二极管,一个连接到弗吉尼亚州和其他二极管连接之间常见的M5 - M6来源和其他电源还有VaB,金属氧化物半导体二极管都是用来增加内部节点的放电率。

图像
图三:提出了绝热逻辑电路

设计和仿真

一个。CMOS比较器
传统的cmos比较器由Pmos打开网络和Nmos网络有两个下拉输入IN1 & IN2和三个输出如图。本电路采用直流供电。所需的总充电/放电循环能源CVdd 2一半被消散在充电,一半用于信息存储在排放之前也消散。常规cmos逻辑电路和模拟波形比较图4所示。和图5所示。
图像
图4所示。传统cmos比较器电路
图像
图五:传统cmos模拟波形比较器
b . PFAL比较器
一位绝热PFAL比较器设计年代编辑在图6,PFAL逻辑的核心是一个门闩由两个PMOS和两个NMOS晶体管,避免逻辑电平输出节点退化。功能块的逻辑函数可以实现只有NMOS晶体管连接平行PMOS晶体管。其优势实现真正的功能和它的免费功能。比较器有两个输入,并确定一个数是否大于,小于或等于另一个号码。从底部,图表显示了输入信号IN1和IN2 CMOS -兼容的矩形脉冲。第三和第四个图显示了输出波形的正确功能单一位比较器,三个输出首先是IN1大于IN2,接下来是IN1等于IN2最后IN2大于IN1香料模拟的下一个图展示了模拟使用香料供应电压驱动时钟。仿真波形如图7.摄氏度

图像
图六:PFAL比较器电路

图像
图7所示。PFAL比较器的模拟波形
c .提出一位比较器
提出了比较器电路的组合pfal和2 pascl逻辑结构fig8所示。和模拟波形fig9所示。它使用两相分离正弦电源。电路操作分为两个阶段“持有阶段”和“评估阶段”。在评估阶段,功率时钟波动上升和电源波动下降。在保持阶段,电源波动和电力时钟波动下降。。MOSFET的二极管用于回收费用从输出节点,提高内部的放电速度信号节点。从底部,图表显示了输入信号IN1和IN2 CMOS -兼容的矩形脉冲。第三和第四个图显示了输出波形的正确功能单一位比较器,三个输出首先是IN1大于IN2,接下来是IN1等于IN2最后IN2大于IN1香料接下来的两个图表展示了模拟的电压驱动程序提供时钟模拟使用香料。

图像
图8所示。提出了比较器电路

图像
图9所示。提出比较器的模拟波形

仿真结果

在本文中,我们设计了一位比较器使用cmos, PFAL并提出绝热技术和仿真已经完成使用香料与180 nm模拟,1.8 V标准cmos工艺。nMOS的W / L和pMOS逻辑门使用2.5 u & 250海里。一个电容性负载CL放在输出节点。的基础上平均功耗和晶体管计数,cmos比较并提出超低功率比较器比较在不同的频率。比较的结果显示在表中。该电路与其他传统方法的比较证明,功耗与拟议中的逻辑是远比CMOS和其他绝热风格。表1。显示的平均功耗提出了比较器在不同频率的nw非常少公约cmos在威斯康辛大学的比较。表1中还显示了用于这两个电路的晶体管数量。

图像
表1。比较器的比较与CMOS绝热逻辑

图像
图10平均功耗CMOS之间比较,PFAL并提出绝热逻辑

结论

本文根据应用程序和系统需求,这种方法可以用来减少数字系统的功耗,但增加晶体管计数。电路仿真表明,绝热逻辑的帮助下,可以达到节能高达98%。我也分析了逻辑结构使用修改后的绝热逻辑风格,进一步降低了功耗。我得出这样的结论:绝热PFAL逻辑风格和修改绝热逻辑风格是有利的在应用功率降低至关重要的高性能battery-portable数字系统运行在电池如笔记本电脑、手机、个人数字助理。

引用










全球技术峰会