关键字 |
| 绝热技术，动态功耗，不对称，比较器 |
介绍 |
| 降低功耗是当前技术发展需要关注的一个重要问题。与传统cmos一样，功耗由两个因素评估:1)静态功耗2)动态功耗。电容性负载在充放电过程中会发生动态功耗。充电时，电流从Vdd流向容性负载;放电时，电流从容性负载流向地。8Total charge transferred during charging/discharging cycle: Q = CL Vdd .Thus, an energy of E= CLVdd 2 is drawn from the power supply during charging. By assuming that the energy taken equals the energy supplied to the load capacitor, the energy stored into the load CL is half of the supplied energy: Estored = ( 1/2 )CL Vdd 2. The other half is dissipated in R. The same amount of energy is dissipated during the discharge process . Therefore the total dissipation as heat during charging and discharging is |
| 充电=放电=1/2CL Vdd |
| 热力学中采用绝热技术来提高逻辑电路的能量效率。对于能量回收电路，当一个电容C在时间T从0充电到Vdd或从Vdd放电时，通过一个电阻R的电路，理想的能量耗损为E= (RC/T) Vdd 2当T >> RC时，功耗要小得多。Q为传递给负载的电荷，C为负载电容值，R为PMOS开关的导通电阻，V为负载处电压的最终值，T为充电时间。 |
| 绝热充电可以通过从Vi= 0V开始的时变源对电容器充电来实现。这就需要正弦电源。理论上，可以通过延长开关时间来降低功耗。本文介绍了采用不同绝热技术设计的超低功耗比较器。建议比较器采用两相分电平电源，以降低功耗。由于算术电路是许多数字电路的基本组成部分，本文主要研究算术电路的设计。 |
正反馈绝热逻辑 |
| PFAL是一种利用正反馈的新型自适应技术。该逻辑结构由交叉耦合逆变器组成，在输出和功率时钟之间连接NMOS器件。在PFAL中，使用正弦电源，称为功率时钟，它分为四个相位在评估区间内，从稳定的输入信号对输出进行评估。在保持时间间隔内，输出保持稳定，然后是恢复时间间隔，恢复能量，最后是等待时间间隔，插入对称。PFAL是一种双轨电路，它接受相互补充的输入，并提供具有部分能量回收的相互补充的输出。PFAL门的总体原理图如图1所示。由一个绝热放大器，一个由两个PMOS和两个NMOS组成的锁存器，输出节点out和outB在逻辑电平上没有任何退化。功能块与绝热放大器的pmosfet并联并形成传输门。两棵n树实现逻辑功能。 |
图一:PFAL逻辑电路 |
两相绝热静态时钟逻辑 |
| 两相绝热静态时钟逻辑(2PASCL)使用两相时钟分裂电平正弦电源，它有对称和不对称的功率时钟，其中一个时钟是在相位，而另一个是在相位该电路在其结构中有两个二极管，其中一个二极管位于输出节点和电源时钟之间，另一个二极管连接在NMOS的一个端子和电源之间。两个MOSFET二极管都用于从输出节点回收电荷，并提高内部信号节点的放电速度。电路运行分为“保持阶段”和“评估阶段”两个阶段。在评估阶段，电源时钟向上摆动，电源向下摆动。在保持阶段，电源向上摆动，电源时钟向下摆动。 |
 |
| 图二:2PASCL逻辑电路 |
提出绝热逻辑 |
| 提出的绝热逻辑是PFAL和2PASCL的结合。它的结构与2PASCL相似，只是2PASCL的核心部分换成了PFAL逻辑电路，并使用了两相分电平正弦电源，分别表示为Va和VaB。电路工作在评估和保持两个阶段，在评估阶段，Va上下摆动，VaB上下摆动，在保持阶段，VaB上下摆动。我们假设，在评估阶段，输入(In)高，输入(InB)相应降低，因此M3导电，输出(OutB)跟随电源Va，同时M1被输出(Out)打开，从而降低了充电电阻。负载电容CL与M3并联，在保持阶段，负载电容CL上存储的电荷通过M1回流到电源。这样功耗就降低了。所提出的电路采用两个MOS二极管，一个连接到Out和Va，另一个二极管连接到公共电源M5- M6和其他电源VaB之间，两个MOS二极管都用于提高内部节点的放电速率。 |
图三:提出了绝热逻辑电路 |
设计与仿真 |
| A.CMOS比较器 |
| 传统cmos比较器由Pmos上拉网络和Nmos下拉网络组成，两路输入IN1和IN2，三路输出，如图所示。该电路采用直流供电。整个充放电循环需要一个能量CVdd 2，一半在充电过程中消耗，一半用于信息存储，然后在放电过程中消耗。传统cmos比较器的逻辑电路和模拟波形如图4所示。&图5。 |
 |
| 图4所示。传统cmos比较电路 |
 |
| 图五:模拟波形常规cmos比较器 |
| B. pfal比较器 |
| 图6所示为pal逻辑的核心是一个由两个PMOS和两个NMOS晶体管组成的锁存器，以避免输出节点上的逻辑电平退化。功能块中的逻辑功能只需要NMOS晶体管与PMOS晶体管并联即可实现。它的优点是实现了真正的功能和补充功能。比较器有两个输入，并确定一个数字是否大于、小于或等于另一个数字。从底部，图形显示输入信号IN1和IN2，这是CMOS兼容的矩形脉冲。第三和第四幅图显示了一个正常工作的单比特比较器的输出波形，其中三个输出中的第一个是IN1大于IN2，下一个是IN1等于IN2，最后一个IN2大于IN1，这是用spice模拟的。下一个图展示了使用spice模拟的电压驱动电源时钟。模拟波形如图7.c所示 |
图六:PFAL比较电路 |
图7所示。PFAL比较器的模拟波形 |
| C.建议单比特比较器 |
| 所提出的比较器电路是pfal和2pascl的组合，逻辑结构如图8所示。仿真波形如图9所示。采用两相分电平正弦电源。电路运行分为“保持阶段”和“评估阶段”两个阶段。在评估阶段，电源时钟向上摆动，电源向下摆动。在保持阶段，电源向上摆动，电源时钟向下摆动。两个MOSFET二极管都用于从输出节点回收电荷，并提高内部信号节点的放电速度。从底部，图形显示输入信号IN1和IN2，这是CMOS兼容的矩形脉冲。第三和第四幅图显示了一个正常工作的单比特比较器的输出波形，其中三个输出中的第一个是IN1大于IN2，下一个是IN1等于IN2，最后一个IN2大于IN1，这是用spice模拟的。接下来的两个图演示了使用spice模拟的电压驱动电源时钟。 |
图8所示。建议的比较电路 |
图9所示。拟比较器的模拟波形 |
仿真结果 |
| 本文采用cmos、PFAL和提出的绝热技术设计了单比特比较器，并采用180nm、1.8 V标准cmos工艺进行了SPICE仿真。使用的nMOS和pMOS逻辑门的W/L分别为2.5u和250nm。电容负载CL被放置在输出节点上。在平均功耗和晶体管数量的基础上，比较了cmos比较器和超低功耗比较器在不同频率下的性能。对比结果如表所示。该电路与其他传统方法的比较证明，与CMOS和其他绝热方式相比，所提电路的功耗要低得多。表1。显示了所提出的比较器在不同频率下的平均功耗，该比较器在nw区比常规cmos在uw区要低得多。表1还显示了用于这两个电路的晶体管数量。 |
表1。绝热逻辑比较器与CMOS比较器的比较 |
图10 CMOS,PFAL和提出的绝热逻辑的平均功耗比较 |
结论 |
| 在本文中，根据应用和系统要求，可以采用这种方法来降低数字系统的功耗，但增加晶体管数量。电路仿真表明，在绝热逻辑的帮助下，可达到节能高达98%。采用改进的绝热逻辑样式分析了逻辑结构，进一步降低了功耗。我的结论是，绝热的pal逻辑风格和改进的绝热逻辑风格在应用中具有优势，在功耗降低是最重要的，如在高性能的电池便携式数字系统上运行的电池，如笔记本电脑，手机和个人数字助理。 |
参考文献 |
- Antonio Blotti和Roberto Saletti“超低功率绝热电路半定制设计”Ieee超大规模集成系统汇刊，第12卷，第11期，2004年11月
- A.K Maurya和Gagnesh Kumar”“低功耗VLSI应用的节能绝热逻辑”国际通信系统与网络技术会议。, 460 - 464页,2011年。
- TanujaJaggi, Ravinder Kumar, Nidhi Sharma“功率高效正反馈绝热逻辑”，全国信号处理与通信技术会议，2013年5月。
- M. Pedram，“IC设计中的功耗最小化:应用原则”，ACM电子系统设计自动化汇刊，1(1)pp 53-56, 1996年1月。
- Vetuli, S. Di Pascoli，和L.M. Reyneri，“绝热逻辑中的正反馈，电子。lett”卷。32,pp1867- 1869 1996年9月。
- Sung-Mo Kang和Yusuf Leblebici, CMOS数字集成电路分析与设计，Mcgraw Hills，
- S. Samanta“绝热计算:当代回顾”，计算机和通信设备国际会议，第1-4页，2009年12月。
- N. Weste和K. Eshraghian, CMOS VLSI设计原理:系统展望，第二版，纽约:Addison - Wesley, 1993。
- “基于绝热逻辑的全加法器设计与分析”，机械工程学报，vol . 1, 2012年7月。
|
菜单
