EM系统所有提交文件重定向 在线手势提交系统.请求作者直接向文章提交 在线手势提交系统相关日志

性能比较 sRAM单元不同配置

R.K.沙赫市一号I.侯赛因市2M.库马尔3
  1. P.G.欧经委系学生NERIST印度阿鲁那查尔邦Nirjuli
  2. ECE系助理教授,NERIST印度阿鲁那查尔邦Nirjuli
相关文章at普梅德,学者谷歌

访问更多相关文章科技创新研究国际杂志

抽象性

记忆是大多数电子系统核心部分速度分权性能是当今内存技术主要关注领域本文中基于 6T、7T、8T和9T配置的SRM电池根据读写操作性能比较研究结果显示7TSRM单元的分权最小性在其他配置中,因为此结构对读写操作均使用比特sram单元还提供不同研究的sram配置中最小延迟产值性能分解和延迟电源产品中7TSRM单片介于90mCMOS技术中SRAM配置中最少

关键字

SRM、Power、延迟、延迟产品、写读

导 言

未来单性能微处理器和高性能微处理器使用量预期会增加悬浮机
现代微处理器系统、PDA等便携式设备、手机和便携式设备中发挥着关键作用
多媒体设备[1]高速度微处理器常用SRAM缓存
趋势缩放设备带来数项挑战,如分权消散、子阈值泄漏、逆二极管
泄漏和稳定[2]现今极低阈值电压研究 超薄门氧化物正逐步
临界电压下降和门氧化厚度现象像固有参数
波动、随机叠加波动、氧化物厚度波动和线边粗糙度进一步降解
稳定SRM单元[3-5]大规模集成编程提高密度
设备通过下降设备物理维度性能低功耗高
操作是深度子微量和纳米级技术集成电路设计的主要挑战
高性能VLSI芯片设计正成为移动通信和计算设备的必要
电池技术的进展不如电子装置和系统的进展快┮
设计高性能高速低功耗电子系统
挑战性任务
低功率高速电路设计因应用而异电池操作便携式
手机和笔记本电脑等系统使用低功率电路设计最小化总目标
保持电池寿命和权值合理性高性能和非电池操作系统,例如
工作站和多媒体数字信号处理器总目标是减低电量
系统成本(冷却、打包和电费)同时保证设备的长期可靠性相形见绌
需求驱动低功率和高速电子系统设计[6-7]
纸张组织如下不同SRM单元格配置(6T、7T、8T和9T)在第二节讨论。
第三节提供各种类型功率、延迟和延迟功率产品的性能比较
SRM配置最后,第四节提供结论

相关工作

Fig.1显示 6TSRM单元SRAM电池不稳定性小并读取静态噪声
边际间距读操作中稳定度下降,因为存取晶体管和存取晶体管之间的电压划分
驱动晶体管6TSRM基本单元由六MOS晶体管组成SRM单元格提供较少读
噪声边距因过程变异而进一步退化实现6TSRM单元更高读噪声比
宽度拉下晶体管最终增加泄漏功率上升问题
散位[8]sram单元格耗电量更多并显示低特征小小稳定
电压提供操作期间稳定度下降,原因是存取器和驱动器电压划分
晶体管
图像显示
微博开工6TSRM手机
图显示7TSRM单元7TSRM单元读性稳定静态噪声边距手机7
晶体管只使用一比特行、一字行和一读行写入
内存单元格、比特行和字行都通过保持读行不活动使用相似读取
内存单元格、比特行(BL)和读行(RL)使用,字行不活动7TSRM单片使用
比特线,因此充放多比特线所需功率下降
图像显示
微博二叉7TSRM手机
8TSRM单元提供高噪声比值,但其写噪波值很小8TSRM更容易
写操作失败除此以外,它写时更高,而这个单元格占用比a多30%空间
常规6TSRM单元[9]9TSRM手机高读噪声比值,写噪声比值并有小写时间SRAM单元更容易泄漏8TSRM和9TSRM细胞提供更高读噪波
对比6TSRM手机文献调查显示高性能分权
延时产品可用7TSRM单元实现

异样存储器性能相容

传统 6TSRM和研究7TSRM比较参数:读延时写延时
分权延迟产值为90nmCMOS技术VDD=1.80V表1显示功率
6T和7TSRM单元各种运算散 [8]类似地表2显示各种操作延迟
6T和7TSRM单元
表16T和7TSRM单元各种操作耗电
图像显示
表26T和7TSRM单元各种操作延迟
图像显示
表3显示各种SRM电池在90nmCMOS技术中=1.32V[9]内
电池操作系统极需增加电池寿命,高速系统则需加速
问题大低功率高速运算 设计师必须关注速度和电源
散位 [9]电延产值对系统类型很重要从表3观察
7TSRM电池以1.32V电压提供90nmCMOS技术
表3不同SRM单元电源延迟生成
图像显示

结论

不同的SRM配置: 6T、7T、8T和9T已被研究性能分析文献调查
显示7TSRM电池比起高噪声比值和小功率消散
其它讨论的SRM配置研究结果还显示,该SRM电池功率延迟最小
90nCMOS技术中不同SRM配置的产品(6T、7T、8T和9TSRAM配置)

引用

  1. Na H. and Endoh T.,“垂直MOSFET低功率稳定操作新契约SRM单元”,第三次IEE国际内存工作坊,MontereyCApp1-42011

  2. 滨市K.和Agarwal P.,“深微集成CMOS技术中低漏和单片免关器设计”,第19次VLSI设计国际会议,印度海得拉巴,pp495-498,2006年

  3. Asenov A.BrownR.Davies J.H.Kaya和SlavchevaIEE电子设备交易汇编50号9页1837-1852,2003

  4. T.水野JOkamura和AToriumi,“对MOSFET系统通道多位数统计变化所致阈值电流实验”,IEE电子设备交易,vol.41号11页2216-2221,1994年

  5. Sasaki,H.Ono,M.Yoshitomi,T.Oguro,T.Nakamura,S.Sito,M.IwaiH.S.Nim直接通宁门OxideSOMSFETs43号8页1233-1242,1996年

  6. 库马尔M.Hussein和保尔K,“二进网门使用子值泄漏控制技术的性能”,电子设备杂志Vol.Journal14页11611169,2012

  7. 库马尔M.Hussein和Singh LK,Springer Berline Heiderberg卷45nm使用GDI技术及其性能比较通信142页458-463,2011年

  8. Madiwalar和KariyappaS.,Singe比特线7TSRM单元低功耗高SNM,IEE国际多会议自动化、计算、通信、控制压缩,Kottayampp223-228,2013

  9. Singh S.S.AroraN.SinghP.,“90nm技术模拟分析SRM细胞结构”,国际现代工程研究杂志,Vol.1,No.2,pp327-331,2011年