混合遗传算法的性能在数字电路面积最小化

Rajine Swetha R¹博士Sumithra devi KA²

助理教授、电子系、仪器仪表、RVCE,班加罗尔,印度
主任和教授,RVCE,班加罗尔,印度

文摘

目前,基于进化的遗传算法用于数字电路的优化。在物理设计芯片的后端设计,这些算法在优化中发挥重要作用的各种设计约束。当前时代设计自动化工具为设计师提供一个预定义的优化电路没有进一步选择后端算法。本文探讨了基于移动的可能组合算法Fidducia Matthyses有效使用基于最小距离的遗传算法。这种方法保证了最大可能的设计电路的优化成为可能。本文的目的是应用FM-Mincut混合算法在基准电路和讨论它的面积设计的影响。这种方法提供了一个统一的阶段范围分区和布局和优化应用程序的物理设计过程和面积。

关键字

基于调频的混合算法,面积缩小,数字VLSI电路划分算法

介绍

分区是第一个设计一步生产和制造的电路设计。CAD建模算法中起着至关重要的作用以最小的努力和有效的逻辑设计优化[1]。应用程序逻辑映射图和设计的所有元素的连接转换为非定向图。软、硬块决定。设计风格的选择完全自定义或semi-custom asic取决于芯片的目标功能,上市时间和芯片生产的总数。

设计风格可以被看作是迎合不同需求的应用程序开发的目的。完整的定制提供了高性能紧凑型布局设计和FPGA完全预制和不需要用户特定的制造步骤[2]。这需要需要连续统一的和明显的不可逆的物理设计阶段。超大规模集成电路物理设计涉及分为更小的部分为便于设计和布局(2、3)。电路划分的主要目标包括最小化之间的互联分区数量,延迟最小化由于分区之间的联系,和ratio-cut最小化[4,12]。考虑电路被认为是一个图。

一个示例图所示图[1]。测试电路的图是表示ACM / SIGDA[15], 7门。它的体积小的测试电路。图的所有电路组件表示为节点和连接的边缘图。考虑电路有5个输入和两个输出。输入和输出连接到大门。分区也称为一个削减(13、14)。分区称为削减成本的大小[6、7]这是超边穿过削减的数量。调频算法没有基本要求这两个分区的大小相同。所以当分区之间有交换完成1和2。The gain of each swap is calculated in terms of number of nets crossing the partitions.

算法

答:设计注意事项:

•最初选择电路转化为有向图。

•内连接外连接的数量差异计算获得。

•跟踪以前的区域。

•考虑所有可能的分区,并获得接近1。

b算法的描述:

该算法的目标是减少的面积超大规模集成电路通过混合遗传算法在电路的计算机辅助设计方法。该算法包括四个主要步骤。

步骤1:计算的面积超大规模集成电路在应用算法

步骤2:将电路转换为节点和应用算法。

步骤3:计算分区的区域优化电路的值。

第四步:更改分区价值和获得优化的电路面积减少。

伪代码

步骤1:将电路转换为节点邻接矩阵和地图。

第2步:实现超大规模集成电路和参数计算区域。

步骤3:喂它作为输入的FM + mincut + GA算法C语言。

步骤4:检查以下条件收敛。

如果(mindis1 = mindis)

面积最优所以没有交换分区之间的节点

其他的

交换节点和计算距离

第五步:实施新的超大规模集成电路和计算区域参数进行优化。

第六步:进入步骤3相同不同的分区值电路。

第八步:结束。

仿真结果

本文电路C17网表,基于移动算法Fidducia Matthyses (FM)是应用于C语言,然后合并mincut算法GA(10、11)应用于分区的结果。这个步骤使用分区阶段输出执行优化。杂交的物理参数的影响区域的电路计算综合报告的EDA工具。获得的网表的方法包括图表,然后应用算法和优化分区结果。使用节奏EDA工具区域报告之前和之后的应用程序生成的算法,算法的效率进行评估。

调频和C17 mincut算法的效果和C1908测试电路所示图[2]。影响应用程序的区域被视为平均约30%。对各种分区面积优化也各不相同。标准遗传算法收敛,mincut定义的算法。也观察到电路的大小不影响算法的性能,但分区的数量不同优化输出。

结论和未来的工作

混合遗传算法的实现FM-Mincut算法基于一系列的数字电路与基准,表明有很多优势统一分区和布局阶段。面积进一步优化之前可以更准确的物理设计阶段。面积的优化可以采用贪婪启发式算法来获得相同的物理设计水平与混合算法在本文讨论延续。这种方法可以提供进一步的区域优化电路。这样的应用方法,对生物医学电路设计有更大的冲击和可穿戴传感器在应用程序的大小是一个主要的设计约束。

数据乍一看


图1	图2

引用

Christopher j . Augeri Hesham h·阿里,新的分区图论算法的VLSI电路,在电路与系统学报》国际研讨会,ISCAS, 2004,第4卷,页:521 - 524年,2004年。

B.W. Kerhinghan,林,“一个有效的启发式程序分区图”,贝尔系统技术。杂志,49卷,第307 - 291页,1970年。

安德鲁·b·安德鲁·e·考德威尔Kahng,伊戈尔·l·马尔可夫”的设计和实现的VLSI Move-Based启发式超图分区”,ACM, 2000年。

Rajine Swetha R、b . Shekar先生Sumithra Devi K。,“调查各种算法的Vlsi物理设计”,世界科学院、工程和技术,卷:5 2011-03-21,国际科学指数期:5,没有:3,390 - 395年,2011年。

Rajine Swetha R, et al,“比较层次Mixed-Size放置算法VLSI物理合成”,CSNT”11学报2011年国际会议上通信系统和网络技术,IEEE计算机协会华盛顿特区美国,页430 - 435。

David a .爸爸和伊戈尔·l·马尔可夫“超图划分和聚类”,在近似算法和Metaheuristics CRC出版社,ISBN: 61-1-61-19, 2007。

Shanavas, I.H.,Gnanamurthy, R.K.; Thangaraj, T.S, “A Novel approach to find the best fit for VLSI Partitioning – Physical Design”; International Conference on Advances in Recent Technologies in Communication and Computing (ARTCom), 2010.

Naveed Sherwani, VLSI物理设计和自动化的“算法”,第三版,施普林格(印度)私人有限公司,新德里,ISBN: 0792383931, 2005。

m . Burstein和M.N.优素福。,” Timing influenced layout design.”, In Proceedings of the Design Automation Conference, Albuquerque, NM, pp. 124–130, 1984.

A.E.邓洛普,V.D. Agrawal Deutsch大桥街,中频Jukl, p·科扎,m·威塞尔。“使用关键路径权重芯片布局优化”,在设计自动化学报》发布会上,拉斯维加斯,NV, 133 - 136年,1985页。

H。Yu X。兴,y Cai, MMP:“小说放置算法结合宏块和标准单元布局设计”,IEEE亚洲和南太平洋设计自动化学报》发布会上,271 - 276年,2000页。

穆罕默德Yildiz,帕特里克·h·马登“改进的基于分区的位置切割序列”,设计自动化研讨会论文集(DAC的01)。ISBN: 1-58113-297-2, 2001。

查尔斯•J Alpret Dinesh Metha Sachin年代Sapatnekar,自动化算法物理设计手册》,CRC出版社出版,2008年

Sabih h . Gerez算法VLSI设计自动化,威利印度,ISBN: 10: 0471984892, 2007。

www.cbl.net

国际期刊的创新在计算机和通信工程的研究

混合遗传算法的性能在数字电路面积最小化

文摘

关键字

介绍

相关工作

算法

伪代码

仿真结果

结论和未来的工作

数据乍一看

引用