关键字 |
| 电荷泵、循环过滤,过程中,电压和温度(PVT),环形振荡器、电压控制振荡器。 |
我的介绍。 |
| 锁相环(pll)的基本构建块几乎所有的集成电路。锁相环(PLL)是应用最广泛的混合信号电路块芯片系统。CMOS工艺技术的进步使电路实现在低功率和高的性能。但是,除了这些优点存在许多不良的特征,如高度的过程和温度变化,高泄漏,由于低电源电压和低动态范围。论述了这些效应的影响在纳米CMOS设计锁相环。 |
| 连续扩展带来了几个设计挑战未来高性能架构。系统和随机变化过程中,电源电压和温度(PVT)已经成为一个主要的挑战未来的高性能体系结构设计。两个主要因素对芯片差异性源于改变工艺参数和操作温度的变化。 |
| 锁相环的VCO是最重要的块。因为面积由电感的大小,LC振荡器与技术不能很好地扩展。因此,我们提出环形振荡器的锁相环的设计。节(2)讨论了相关问题过程和温度补偿VCO。环形振荡器的自然频率非常敏感的过程中,电压和温度(PVT)。减少的变化过程和温度补偿技术的自然频率振荡器。 |
| 电荷泵和回路滤波器设计部分(3)。讨论了穷人输出电导的短通道设备导致上下电流不匹配。这种锁相环性能的影响进行了讨论。(4)节论述了相位频率检测器cCircuit提供零死区有更多的晶体管数量。(5)部分给出了锁相环的仿真结果。 |
二世。电压控制的振荡器 |
| 为了生成一个精确的频率,这种设计是基于电压控制环振荡器和使用过程和温度补偿偏差技术改善振荡器的免疫力环境变化[4]。 |
| 答:常数通用偏压电路 |
| 恒跨导(gm)偏置电路模拟集成电路被广泛使用在许多应用程序中,如低噪声放大器(LNA)和通用−C过滤器。如果反式电导和参考电压的过程中,电压和温度(PVT)独立之后,自然目前使用这些参数也是PVT生成独立的,因此可以用作主偏置电流大模拟芯片。 |
| Resistor-referred constant-gm偏置电路由图2所示的微分对有功电流镜[7]晶体管M3A和M3B组成。晶体管M1A, M2A, M2B M4B构成级联赋予高阻抗电流镜电路。这个电路的输出从晶体管的漏米4 b。 |
| 假设平方律设备和忽视通道长度调制和身体的效果,这个偏置电路提供了一个通用电阻R成反比。 |
| B。复制电路 |
| 串联的mosfet Mn和国会议员 |
| 生成的参考电压调节器,振荡器,如图1所示。 |
| c .电压调节器 |
| 监管机构应该抑制外部电源噪声大的频率也过滤掉噪音等参考电压产生的常数通用偏压电路。 |
| 这些相互冲突的需求在监管机构的带宽可以会见了两级低压差稳压器(LDO)[5]低功耗应用程序的设计没有外部电容器补偿。第一阶段是宽带滤波器,提供良好的电源拒绝在高频率。第二阶段是一个非常狭窄的频段阶段,限制甚至闪烁噪声传播的参考振荡器。 |
| 过程和温度补偿VCO的框图是图1所示。 |
 |
| 监管机构有两个阶段,如图3所示,第一个折叠共源共栅放大器允许获得很多收益在一个阶段组成的PMOS晶体管M1和M2作为输入,与晶体管M9 M10形成共源共栅尾电流源,和NMOS晶体管M3, M4的“折叠”共同共源共栅栅晶体管。M5的偏置电流和M6提供分别M3, M4。折叠共源共栅加载通过一种改进的威尔逊电流镜,由M7、M8, M11公路,M12改善阶段的输出电阻,从而进一步增加收益。 |
| 第二阶段是一个大型通过晶体管放大器作为同源性疾病。这个设备必须非常宽,以便它可以合理gate-source大负载电流电压源。LDO的输出电压的排水MP,和电阻R1和R2形成一个分压器来养活的一小部分输出电压输入。因为第一阶段是微分,它是那么敏感比第二阶段电源干扰,这是单端。 |
| LDO是20的PSRR *日志A2 / (1 + A1 A2 Z)) |
| A1在哪里获得的第一阶段,A2是第二阶段的增益和Z是反馈系数= R2 / (R1 + R2)。 |
| d环振荡器 |
| 除了基于电流源环形振荡器[9]中给出图4所示。它是用来实现3 x改善频率过程变化和温度稳定性相比传统的当前饥饿的环形振荡器。 |
 |
| 上面提供的标称电流PFET电流源设计与场效应电晶体底部cur来源。M和N两个场效应电晶体相同的宽度和长度设计通过一个共同的重心布局来获得良好的局部匹配,这两个晶体管的漏电流将改变工艺条件改变时以同样的方式。 |
| 可伸缩性是一个理想的电流源的属性使用时的偏置电流参考环振荡器,它允许完全整合的数字处理电路,从而提高性能,减少权力和区域,和更高的更新过程中振荡频率。 |
| 只有最小的额外addition-based电流源的相位噪声的贡献。在10 mhz频率偏移,现货相位噪声是-103.87 dBc / Hz基础环振荡器。 |
| 主要影响参数变化过程在MOS晶体管通道流动和阈值电压。随着温度的增加,流动性降低,电流从constant-gm偏压电路增加。阈值电压的负温度系数。生成的本地振荡器的电源电压将确保n沟道的反式电导设备静态工作点的门闩是在过程和温度保持不变。 |
 |
| 使用0.18 -μm技术仿真结果显示在图5的标称频率1.25 GHz的温度范围−40一个¢¦C - 125 a¢¦C五的过程。最大频率分布在过程和温度大约是100 MHz或在标称值的55%。图5显示了测量不同步的频率从40−¢¦C - 125 A¢¦C,确认理论和模拟的有效性。误差线显示分布在15个设备。addition-based环振荡器消散87μW功率平均占地0.0128平方毫米。 |
三世。电荷泵和循环过滤 |
| 电荷泵是另一块,患有低电源电压环境。在传统的电荷泵,穷人输出电导的短沟道设备导致上下电流不匹配,输出电压偏离标称值的电源电压的一半。在实践中,输出电压范围仅限于几百毫伏特从供应铁路。任何试图驱动器输出过去这些限制导致上下电流严重不匹配。这将导致增加合成时钟参考热刺。图7所示的电路提供很好匹配上下电流,即使输出是几毫伏的rails供应。 |
| 在图6中,电荷泵电路包括两个电流镜和一个差分放大器之间放置。上电流镜产生了电流流经上微分对晶体管和产生UP1信号。同样较低的电流镜产生的信号流经低微分对晶体管和生产下来DOWN1信号。的输出微分对调整电路中。而另一端输出的是给电容器Cdump Vdump。电压Vsense C2电容器。 |
 |
| 当锁相环锁,上下电流流入转储电容器Cdump时期的参考。这些电流结果之间的不匹配一个有效的非零平均电流,指控或排放Cdump轨到轨V / I转换比较跨Cdump和回路滤波器意义上的节点电压,调整电流Ibias直到电压相等和稳定。这意味着平均电流在回路滤波器和Cdump必须达到零;满足这个条件只有在上下电流确实是纠正,使平等的[1]。运算放大器,比较器是用来比较Vsense Vdump和给我一个电压V转换器。 |
| 设计两级运算放大器与单个输出结束第一阶段作为一个差分放大器提供高增益和第二阶段提供大幅波动。第二阶段是一个简单的常见阶段允许最大输出波动。 |
| 和门之间的电容C连接排水管的晶体管M9的反馈路径,提供了一个前馈路径,进行输入信号,输出非常高的频率导致斜坡的频率响应。电容器的主要目的是提高带宽。 |
| 一个简单的被动回路滤波器由一个电阻R与电容器串联连接C1。电阻影响环路的带宽,而电容器控制阻尼。可实现保存区,电容器,金属氧化物半导体设备,虽然它可能有巨大的电压依赖性。图7的电容C2消除大型红外Vcntrl涟漪。图7是电荷泵的输出。 |
 |
 |
四、相位频率检测器 |
| 传统的PFD包含一个和门和两个DFFs。DFF实现,作为一个广泛研究的主题,导致许多PFD设计方案采用修改DFFs或者门闩更快的操作。 |
| 的一个缺点,PFD存在死区。死区是一个小的不同阶段的输入PFD将无法检测到。死区是由于延迟时间的逻辑组件和其他的反馈路径的人字拖。PFD大死区会导致锁相环输出抖动和锁定时间消耗。最小化的影响有限的死区,增加PFD必须减少锁相环锁定时的充电或放电时间短,因此可以产生电荷泵。TSPC DFF更多用于设计DFF pdf支持高速操作。双边缘触发DFFs提供高性能和不受电荷共享的问题,电荷耦合,降低电压摆幅,可怜的电源电压特性和功耗过度困扰现有DETFFs [8]。 |
| 逆变器放置在PFD增加输出摆动因为Vt缩减任何电路由信号不实现轨到轨摇摆可能会经历静态功耗。电路不显示之前全面展开将失败,因为电源电压必须按比例缩小的进步技术[2]。 |
| DFF晶体管的大小和在测微计和盖茨非常小,因为晶体管用于数字电路、晶体管可能不够开关在100 MHz的频率。因此两个逆变器放置在上下的输出信号在图8中为了使信号去离散低和高水平(或改善输出摆动)。 |
 |
诉仿真结果 |
| 所有的块和锁相环的子块,图表绘制的帮助下使用台积电库90纳米CMOS技术节奏的工具。芯片上的时钟一代可以通过使用一个电压控制振荡器和一个特定的控制电压。提出了一些偏见技术来补偿温度或过程的变化。因此我们使用过程和温度补偿偏差技术改善振荡器免疫环境的变化。 |
 |
六。结论 |
| 摘要温度过程与低功率补偿VCO额外基础环振荡器和零死区PFD在高性能锁相环。设计是在90纳米CMOS技术实现的。Virtuso节奏的电路模拟工具GPDK 90纳米CMOS技术。仿真结果表明,它是在高频率为1.25 ghz的电源电压为1.8 v。PFD设计几乎零死区。 |
引用 |
- Kadaba r . Lakshmikumar”模拟锁相环设计环形振荡器在纳米CMOS低g赫兹频率:挑战andSolutions”IEEE电路和Systems-II, 56个卷,没有5,389 - 393页,2009年5月。
- 赖Chu-Lung Hsu)日前,王书伟”,建立在自我以及锁相环,“IEEE Instumentation&测量,54卷,3号,pp996 - 1002, 2005年6月。
- 赢得Hyo李唱Dae LEE Jun-Dung秋,“高速度、低功耗相位频率检测器和电荷泵电路的高频锁相环”IEICE反式的基本面,E82-A卷,没有11,2514 - 2519页,1999年11月。
- a . Hajimiri s Limotyrakis, t·李,“抖动和相位噪声环振荡器,IEEE j .固态电路,34卷,没有。6日,页。790 - 804年Jun.1999。
- 米兰达·j·哈,”低功耗,高带宽没有外部电容器的LDO稳压器”,S.B. EE,麻省理工学院,2007年。
- k . Lakshmikumar诉Mukundagiri, s . Gierkink”过程和温度补偿两级环振荡器”,在IEEE CustomIntegr。电路设计,2007年9月,页691 - 694。
- b·哈扎维模拟CMOS集成Ci设计rcuits麦格劳-希尔,2001年。
- Kiat-Seng唷,萨米尔S .Rofail,王凌吴作栋,CMOS / BiCMOS ULSI低电压、低功耗培生教育,2002年。
- 宣张学生会员,IEEE,Alyssa Apsel会员,IEEE。低功耗,Process-and-Temperature-Compensated环OscillatorWith Addition-Based电流源。
|
菜单
