关键字 |
| 漏电，时钟门控，多模式电源开关，降低功耗，可重构电源门控结构。 |
介绍 |
| 随着芯片密度沿着摩尔定律持续增加，功耗逐渐成为当代系统的主要问题。动态功率现在是通过降低电源电压水平来解决的。动态能量与电源电压的平方成正比。因此，较低的电压水平可产生二次型的能耗降低。为了进一步降低动态功率，片上系统(soc)被划分为具有独立供电轨道和独特功率特性的电压岛。可以在每个区域应用单独的电源管理策略(如动态电源电压缩放)，从而进一步降低动态功率。电源电压水平的降低会影响执行时间。为了保持系统性能，晶体管阈值电压(Vt)被降低。然而，阈值电压的降低对亚阈值泄漏电流产生不利影响，其呈指数增长。此外，随着器件的不断缩小，沟道长度缩短，栅极氧化物厚度减小，栅极致漏泄漏增大，栅极氧化物隧穿电流增大，结层泄漏增大。 For technologies below 90 nm, leakage (static) power is so high that it is comparable in magnitude to dynamic power consumption. |
相关工作 |
| 经典的电源开关结构如图1(a)所示。它由连接在核心和地轨之间的高vt脚晶体管MP组成(栅极上的粗体线表示高vt晶体管)。当页脚“打开”时，核心在正常功能模式下运行。当它是“关闭”(即，在空闲模式下)，虚拟接地轨(V_GND)充电到接近电源的电压水平，它抑制电路晶体管的漏功率。为了尽量减少在正常工作期间对电路性能的影响，脚晶体管被做得足够大，并构成一个强大的驱动器。在实践中，使用许多并行连接的小晶体管(微开关)，而不是使用一个大的脚晶体管(宏开关)。为了使虚拟地轨在电路由下电模式切换到有源模式时恢复到标称值，V_GND节点上的寄生电容必须通过电源开关完全放电。然而，由于面积的限制，功率开关的总体尺寸不是很大，同时功率开关采用了低性能的高vt晶体管，以尽量减少泄漏电流。因此，相对于电路时钟速率，唤醒时间通常较长。这限制了该技术的适用性，闲置时间比唤醒时间的电路。 Consequently, the full leakage-savings potential of this architecture is not fully exploited. To overcome this limitation, proposed the use of an intermediate power-off mode, where the virtual ground node is left charged to an intermediate voltage level. This is achieved through the use of a pMOS device connected in parallel with the nMOS footer MP , as shown in Fig. 1(b). The pMOS is turned on in the intermediate power-off mode, and the virtual ground potential is adjusted to the threshold voltage of the pMOS. Then the virtual ground node requires less time to discharge, although at the expense of less leakage reduction compared to the complete power-off mode. |
| 具有两种中间断电模式的电源开关结构如图1(c)所示。它由电源开关MP、解码器、偏置发生器(模拟电路)和晶体管T0 ~ T3组成。通过这种结构，电源开关MP的门电压被调节到0、V1、V2和Vdd四个不同的电压级别，分别对应三种电源模式，分别是snorore、Dream、Sleep和Active。晶体管T0在地电平调节MP的栅极电压，因此它完全关闭电源开关。这是鼾声模式，其中泄漏功率最小，唤醒时间非常高(MP必须在打开时将虚拟地轨从近Vdd放电到地面)。接下来的两种模式，即Dream和Sleep，由偏置发生器产生的两个亚阈值门电压V1, V2， (V1 < V2 < VTH−SW，其中VTH−SW是电源开关晶体管MP的阈值电压)决定，并分别通过晶体管T1, T2施加到电源开关的门上。在这两种情况下，虚拟地被充电到低于Vdd的电势，因此唤醒时间下降。但是，与打鼾模式相比，所消耗的泄漏功率有所增加，但仍远低于Active模式的泄漏电流。通过打开晶体管T3，栅极电压电平被设置为Vdd，核心被置于活动模式。 |
建议的体系结构 |
多模式电源门控架构 |
| 它由主电源开关晶体管MP和两个小晶体管M0和M1组成，每个晶体管对应一个中间断电模式(M0对应梦境模式，M1对应睡眠模式)。晶体管MP是一个高vt晶体管，它只在有源模式下保持开着。晶体管M0和M1是小的低vt晶体管，只有在相应的断电模式下才会打开。各种操作模式如下。 |
| 活跃的模式:晶体管MP, M0, M1是开着的。 |
| 打鼾模式:如图2(a)所示，晶体管MP、M0和M1处于断开状态。在这种情况下，芯线I Lcore的泄漏电流等于流过晶体管M0, M1, MP的总泄漏电流(I Lcore = I LM0 + I LM1 + ILMP)，非常小。因此，V_GND处的电压水平接近Vdd，电路消耗的能量可以忽略不计，但唤醒时间很高。 |
| 梦想模式:如图2(b)所示，晶体管M0是开的，晶体管MP和M1是关的。流过晶体管M0的电流(因此流过M0, M1和MP的总电流)增加，因为M0是开的(IM0 > I LM0)。IM0的确切值取决于晶体管M0的大小，它将虚拟地节点设置在一个低于Vdd的电压水平(即VV_GND < Vdd)。因此，与鼾声模式相比，核心消耗的静态功率更高，唤醒时间更短。 |
| 睡眠模式:如图2(c)所示，晶体管M1开，MP、M0关。晶体管M1具有比M0更大的纵横比(WM1/LM1 > WM0/LM0)，当M1接通时流经M0、M1和MP的总电流增加更多(注意IM1 > IM0)。因此，与梦境模式相比，虚拟地节点的电压水平进一步降低，从而以增加的功耗为代价降低唤醒时间。 |
可重构体系结构 |
| 所提议的体系结构对流程变化具有相当大的容忍度。然而，对于需要对过程变化有更高容差的情况，我们提出了如图3所示的可重构结构。每个M0、M1晶体管分别被三个晶体管(M−0,M0, M+0)、(M−1,M1, M+1)所取代。M0和M1的纵横比是在前一小节中分析计算的。选取(M−0,M+0)，(M−1,M+1)的纵横比分别接近M0, M1的纵横比。 |
| 该结构结构简单，晶体管M0、M1体积小，成本低。对于更高的工艺变化容忍度，可重构结构可以轻松扩展，以适应每个模式超过三个晶体管组。n对晶体管的长径比分别偏移α1%、α2%和α2%。，αn%高于和低于标称长宽比(α1 < α2 <···< αn)。如果我们利用这种结构与主电源开关结构的相似性，可以进一步降低可重构结构的成本。如图4所示，主电源开关由许多并联的微开关构成。我们可以利用这些晶体管(在设计中已经存在)将所提出的架构嵌入到主电源开关架构中。具体来说，我们从这些微开关中选择一个适当的子集，并根据第III-B节中提出的设计方法对它们进行大小调整。这些开关在图4中表示为M+0, M0, M−0,M+1, M1, M1。(请注意，可以相应地配置更多的微开关，以实现更多的断电模式和/或提供更高的冗余量。) During the active mode of operation, these switches are turned on, similar to the rest of the microswitches (i.e., they play the role of the main power switch at this mode). However, during the power-off mode they are controlled separately from the rest of the switches and they are separately turned-off or turned-on based on the programmable selection and the power-off mode applied. Using this technique, no additional power switches are needed for implementing the reconfigurable architecture and thus its cost is considerably reduced. |
| 例如，在图5中，我们展示了一个这样的情况，设计方法产生了以下结果:WM0 = 10 × Wmin和WM1 = 15 × Wmin。注意，Wmin是该技术允许的最小宽度，LM0 = LM1 = Lmin。每一个n1 n2 n3…晶体管的最小尺寸为Wmin, Lmin。通过打开所有10个晶体管n1, n2，…在断电模式下，我们实现了类似于打开电源开关M0 (n1的总宽度，…， n10等于晶体管M0的宽度)。通过打开所有的15个晶体管n1, n2，…，我们实现了类似于打开电源开关M1的功能(它们的总宽度等于晶体管M1的宽度)。这种结构的重构性提供了通过添加更多的晶体管并联(但,不行了,n17。),以及通过调整晶体管的数量参与每一批,b。例如,对于M0,α=±10%的价值意味着另一个或少一个晶体管倪应该打开在关机模式即批9或11的由晶体管(注意,W + M0 = WM0 + 0.1·WM0 = 11×Wmin和W−M0 = WM0−0.1·WM0 = 9×Wmin)。 The same can be done for batch B. This is an alternative way to shift the width of the M0 and M1 transistors by ±α%. |
| 两种架构中核心在断电模式下所消耗的漏电功率和电源门控逻辑。休眠、做梦、打鼾三种关机模式，分别需要3、5、8个唤醒周期，时钟频率取1ghz。y轴表示泄漏功率消耗的三部分，即堆芯消耗的静态功率、所提方案消耗的静态功率和中所提方案消耗的附加静态功率。文中所提出的方案所消耗的总功率为每根棒材最上面两个部分的功率之和。这两种架构都在唤醒时间和减少静态功率之间进行了权衡。但在相同唤醒次数下，该方案比[42]方案更能有效降低总静功率。在两种方案中，逻辑核心在每种下电模式下消耗相同的静态功率，因为两种架构中虚拟地节点的电压水平是相同的。具体来说，对于这两种方案，在睡眠、做梦和打鼾模式下，核心静态功率的降低分别等于89.9%、92%和92.9%。图6中所报告的各下电模式下静态功率的差异主要归因于所提出的方案。请注意，偏压发电机从电源到地面有一个始终在线的路径，即使在不使用偏压发电机的鼾声和主动模式下，这也会消耗更多的功率。相比之下，该方案的晶体管M0和M1在鼾声模式和有源模式下消耗的静态功率可以忽略不计，如图6中最右边的条形图所示。 |
实验结果与比较 |
| 利用仿真软件对不同模式下功耗的实验结果如下图所示。结果表明，该设计与现有技术相比，功耗更低。 |
结论 |
| 我们描述了一种新的电源门控方案，它提供多种关机模式。所提出的设计具有简单的优点，需要最少的设计工作。大量的仿真结果表明，与最近的电源门控方法相比，所提出的设计对处理变化具有鲁棒性，并且可扩展到两种以上的断电模式。此外，与以前的设计相比，它需要更少的面积和消耗更少的能量。最后，该方法的可重构版本可用于在工艺变化较大的技术中提高所提议设计的可制造性和鲁棒性。 |
数字一览 |
 |
 |
 |
 |
 |
| 图1 |
图2 |
图3 |
图4 |
图5 |
 |
 |
 |
 |
| 图6 |
图7 |
图8 |
图9 |
|
参考文献 |
- 利用可变和可重构的多模式电源开关降低静态功率IEEE学生会员XrysovalantisKavousianos,会员,IEEEKrishnenduChakrabarty,的家伙,IEEE， YiorgosTsiatouhas，会员,IEEE,超大规模集成(vlsi)系统汇刊，第22卷，no. 1。2014年1月1日
- D. Lackey, P. Zuchowski, T. Bednar, D. Stout, S. Gould和J. Cohn，“使用电压岛管理系统片上设计的电源和性能”，见Proc. IEEE/ACM Int。相依第一版。辅助设计， 2002年11月，195-202页。
- R. Puri, D. Kung和L. Stok，“用柔性电压岛最小化功率”，见Proc. IEEE Int。计算机协会。电路系统。， 2005年5月，第21-24页。
- R. Puri, L. Stok, J. Cohn, D. Kung, D. Pan, D. Sylvester, a . Srivastava和S. Kulkarni，“推动ASIC在功率envelope中的性能”，见自动设计过程。相依。， 2003年6月，第788-793页。
- K. Roy, S. Mukhopadhyay和H. MahmoodiMeimand，“深亚微米cmos电路中的泄漏电流机制和降低泄漏技术”，Proc。IEEE，第91卷，no。2，页305-327,2003年2月。
- S. Idgunji，“基于ARM926 SoC的低功耗MTCMOS案例研究:设计、分析和测试挑战”，在Proc. IEEE Int。测试配置。， 2007年10月，第1-10页。
- A. Abdollahi, F. Fallah，和M. Pedram，“通过输入矢量控制降低CMOS VLSI电路的漏电流”，IEEE反式。非常大的中国规模。(VLSI)系统。第12卷，没有。2，页140-154,2004年2月。
- Y. Alkabani, T. Massey, F. Koushanfar和M. Potkonjak，“在制造变异性存在的硅后泄漏电流最小化的输入矢量控制”，见第45期ACM/IEEE设计自动化。相依。， 2008年6月，第606-609页。
- 金k, y - b。Kim, M. Choi，和N. Park，“纳米CMOS VLSI的泄漏最小化技术”，IEEE Des.测试计算。，第24卷，no。4, pp. 322-330, 2007年7月。
|
菜单
