雷达目标模拟器

SM Hunagund¹， Thanu shree M²， Rohini GV^3.

印度班加罗尔Atria理工学院欧洲经委会系助理教授
印度班加罗尔Atria理工学院ECE系学生
印度班加罗尔Atria理工学院ECE系学生

摘要

根据脉冲重复时间(PRT)来模拟雷达系统的目标，并进一步生成与PRT相关的各种目标场景，如:目标的速度，目标的数量，目标的方向。在这个项目中，通过模拟目标来有效地测试雷达系统的功能，而每次使用一个实际目标来测试雷达的所有功能是非常困难的。这个方法帮助我们以更简单的方式检查雷达系统的功能，并可以相应地改变雷达系统的特征。脉冲重复时间(PRT)模块用于生成目标，即雷达目标相对于PRT进行模拟。计数器模块用于控制目标速度等参数，控制目标参数，用于计算目标距离。现场可编程门阵列(FPGA)是一种制造后可编程的半导体器件。FPGA结构中内置的硬知识产权(IP)块提供丰富的功能，同时降低功耗和成本，并为产品差异化释放逻辑资源。

介绍

雷达是“无线电探测和测距”的首字母缩写。它是一种物体探测系统，使用电磁波来识别移动和固定物体的范围、高度、方向或速度，如飞机、船舶、机动车辆、天气编队和地形。雷达系统通常工作在无线电频率(RF)的超高频(UHF)或微波部分，雷达系统广泛应用于空中交通管制、飞机导航和海上导航。雷达是探测和定位反射物体的电子系统。雷达天线用微波信号照亮目标，然后由接收设备反射和接收。接收天线接收到的电信号称为回波或回波。雷达信号由一个强大的发射机产生，并由一个高度敏感的接收机接收。双工器交替地在发射机和接收机之间切换天线，这样就只需要使用一个天线。这种开关是必要的，因为如果允许能量进入接收器，发射器的高功率脉冲将破坏接收器。

信号路由

•雷达发射机产生短时间高功率射频脉冲能量。

•双工器在发射机和接收机之间交替切换天线，这样只需要使用一个天线。这种开关是必要的，因为如果允许能量进入接收器，发射器的高功率脉冲将破坏接收器。

•天线以所需的分布和效率将发射机能量传输到空间中的信号。这一过程以同样的方式应用于接收。

•发射的脉冲被天线以电磁波的形式辐射到空间中。这种波以恒定的速度沿直线传播，并被瞄准镜反射。

•天线接收背面散射回波信号。

•在接收过程中，双工器将弱回波信号引导到接收器。

•超灵敏接收器放大和解调接收到的rf信号。接收器在输出端提供视频信号。

指示器应向观察者呈现连续的、易于理解的、雷达目标相对位置的图形图像。

•信号路由的完整操作如图所示。

项目框图

脉冲重复频率(PRF)是每个时间单位(如秒)的脉冲数。波或多或少被认为是纯粹的单频现象，而脉冲可以被认为是由许多纯粹的频率组成。PRF的倒数被称为脉冲重复时间(PRT)、脉冲重复间隔(PRI)或脉冲间周期(IPP)，它是从一个脉冲开始到下一个脉冲开始所经过的时间。在雷达技术中，PRT非常重要，因为它决定了雷达可以精确确定的最大目标距离(Rmax)和最大多普勒速度(Vmax)。雷达系统通过脉冲发射和接收之间的时间延迟来确定距离，用距离方程表示:

触发模块

测试RADAR的重要步骤是生成参数已知的人工目标，并检查RADAR检测后是否提供相同的参数。我们用具有以下特征的物体(目标)测试RADAR:

•物体应该有线性运动。

物体应该有一个恒定的速度。1000米/秒)

•物体应在雷达90km范围内。

•对象之间应该有相等的间距(最大。5公里)。

•最多7个对象。应该通过增加所使用的数据字节的大小来添加更多的对象。

•它可能会靠近或离开雷达。

触发器宽度取决于对象的大小。

Nios ii处理器

Nios II是专为Altera系列fpga设计的32位嵌入式处理器架构。Nios II在原有Nios架构的基础上进行了许多增强，使其更适合于从DSP到系统控制等更广泛的嵌入式计算应用。Nios II可与MicroBlaze相媲美，MicroBlaze是Xilinx家族FPGA的竞争软核CPU。与Microblaze不同，Nios-II可通过第三方IP提供商Synopsys Designware获得许可。通过Designware许可，设计人员可以将基于nios的设计从fpga平台移植到大规模生产的asic设备上。Nios II处理器是一个通用的RISC处理器核心，提供:完整的32位指令集、数据路径和地址空间;32通用寄存器可选阴影寄存器集;32个中断源;外部中断控制器接口，提供更多中断源;单指令32 × 32乘除产生一个32位的结果;用于计算64位和128位乘法乘积的专用指令; Floating-point instructions for single-precision floating-point operations; Single-instruction barrel shifter; Access to a variety of on-chip peripherals, and interfaces to off-chip memories and peripherals; Hardwareassisted debug module enabling processor start, stop, step, and trace under control of the Nios II software development tools; Optional memory management unit (MMU) to support operating systems that require MMUs; Optional memory protection unit (MPU); Software development environment based on the GNU C/C++ tool chain and the Nios II Software Build Tools for Eclipse; Integration with Altera's SignalTap® II Embedded Logic Analyzer, enabling real - time analysis of instructions and data along with other signals in the FPGA design; Instruction set architecture (ISA) compatible across all Nios II processor systems; Performance up to 250 DMIPS A Nios II processor system is equivalent to a microcontroller or “computer on a chip” that includes a processor and a combination of peripherals and memory on a single chip. A Nios II processor system consists of a Nios II processor core, a set of on-chip peripherals, on-chip memory, andinterfaces to off-chip memory, all implemented on a single Altera device. Like a microcontroller family, all Nios II processor systems use a consistent instruction set and programming model. The Nios II architecture defines the following functional units:

Ã①Â Â注册文件

Ã①Â: Â接口用于自定义指令逻辑

Ã①Â Â异常控制器

Ã①Â Â内部或外部中断控制器

ÃⅱÂ Â内存管理单元(MMU)

ÃⅱÂ Â内存保护单元(MPU)

Ã①Â: Â指令和数据缓存存储器

Ã①Â: Â指令与数据的紧密耦合内存接口

Ã①Â: Â JTAG调试模块。

定时器(计数器)模块

在数字逻辑和计算中，计数器是一种存储(有时也显示)特定事件或过程发生次数的设备，通常与时钟信号有关。在实践中，有两种类型的计数器:

•上升计数器，增加(增量)值

•向下计数器，其值减少

采用定时器或计数器模块来保证模拟过程的连续性。定时器模块和NIOS处理器之间执行握手操作。这样做是为了向处理器指示每个10ms时钟周期的结束，以便它继续进行下一个时钟周期的模拟，从而确保连续的模拟。

结果

如图8.1所示，输出显示了PRT和三个触发器(目标)。实时应用中的PRT波形取自RADAR，因为它可能因不同的RADAR而变化。如图所示，输出显示了PRT和三个触发器(目标)。实时应用中的PRT波形取自RADAR，因为它可能因不同的RADAR而变化。为了测试工具包，PRT模块是在项目中创建的。

结论

雷达目标模拟器在Altera Stratix II FPGA套件上使用VHDL和C编程以及Altera Quartus II软件成功实现。使用Quartus II软件是因为Stratix II设备只对由Quartus II组成的一些软件工具提供完全支持。这种实现方法帮助我们实现了一种设备

•灵活

•可定制的

•与以前的面向硬件的设计相比便宜

•快速&

•可靠。

未来的范围

•目标的数量可以通过修改源代码和增加整个过程中处理的数据量来增加。

•目标之间的空间可以不相等，可以进行模拟。

•局域网可以用来代替RS232串行通信。局域网将在系统之间提供非常高速的快速通信，因为处理的数据包大小超过RS232。

•可以使目标的速度不均匀。

应用程序

该系统被设计为易于修改任何其他目标模拟器应用程序或飞机平台。该装置结构紧凑，重量轻，适用于以下应用:

•训练目标模拟器

•雷达测试模拟器

•自我保护干扰

•有效性验证

•雷达漏洞

•用于分析的射频捕获

参考文献

A. Freeman“SAR校准:概述”，IEEE Trans。Geosci。遥感，第30卷，第6期，第1107-1121页1992。
M。Schwerdt, B. Bräutigam, M. Bachmann, B. Döring, D. Schrank, J. IEEE Trans。Geosci。遥感，第48卷，第1期。2，页677 -689 2010。
岛田，渡边，罗森奎斯特，田野，作者。Geosci。遥感。，pp.3365 -3368 2005.
A. Luscombe“RADAR校准”，IEEE Int。Geosci。遥感。pp.II-757 -II-760 2009。
J. Johnson, L. Williams, E. Bracalente, F. Beck和W. Grantham Grantham“雷达仪器评估”，IEEE J. Ocean。Eng。OE-5卷，no。2，第138 -144页1980。
E. atita, M. Davidson, B. Rommen和N. Floury“任务雷达概述”，IEEE Int。Geosci。遥感。，pp.I-36 -I-39 2009 .
E. F.诺特，J. F.谢弗和M. T.图利雷达横截面。其预测、测量与缩减，1985:Artech House。
A. L. Gray, P. W. Vachon, C. E. Livingstone和T. I. Lukowski“使用参考反射器的雷达校准”，IEEE Trans。Geosci。远程传感器，第28卷，no。3，页374 -383 1990。
B. J. Döring, P. Looser, M. Jirousek, M. Schwerdt和M. Peichl“高精度校准靶”，Proc。综合孔径雷达，vol. 8, pp.1 -4 2010。
R. Brunfeldt和F. T. Ulaby“用于雷达校准的主动反射器”，IEEE学报。Geosci。遥感，卷，GRS-22, no。2，第165 -169页1984。