国际电气、电子和仪器工程高级研究杂志
菜单在线刊号(2278-8875)印刷版(2320-3765)
在线刊号(2278-8875)印刷版(2320-3765)
R Prasanth1， L安巴拉苏2， V Venmathi3.
|
| 有关文章载于Pubmed，谷歌学者 |
更多相关文章请访问国际电气、电子和仪器工程高级研究杂志
乘法器在数字信号处理系统中起着重要的作用，但它消耗大量的功率和面积，为了降低乘法器所占用的功率和面积。我们选择固定宽度的乘数。本文提出的方法是利用BW (Baugh-Wooley)算法设计定宽乘法器。它简化了乘法器的结构，降低了系统功耗，提高了系统性能。在这种方法中，特别选择了两种最有效的拓扑结构。第一种拓扑结构基于均匀系数量化，而第二种拓扑结构使用非均匀量化方案。使用Baugh-Wooley算法的新型定宽乘法器相对于以前的解表现出更好的精度，新型定宽乘法器拓扑相对于以前的解表现出更好的精度，接近理论下界。并与现有结构进行了电学性能比较。结果表明，在大多数研究案例中，新的拓扑结构在面积精度权衡方面是帕累托最优的。
介绍 |
| 本课题将采用BW (Baugh-Wooley)算法设计定宽乘法器。固定宽度倍增器具有相同的输入和输出位宽。在数字信号处理系统中，乘法器起着重要的作用，但同时也消耗了大量的功率和面积。为了降低乘数单元的功率和占地面积，设计了定宽乘数器。固定宽度属性简化了乘数结构，目的是提高功率和速度。 |
| 在固定宽度乘法中，乘积是固定宽度到n位的，乘积矩阵的最低有效列对最终结果的贡献很小。为了利用这一点，固定宽度乘子不会形成偏积矩阵中的所有最低有效列。输出是部分积的加权和。通过消除更多的列，算术单元的面积和功耗显著降低&在许多情况下，延迟也降低。固定宽度乘法器的面积节约可以通过直接截断n个最低有效列和保留n个最高有效列来实现。该算法是一种相对直接的有符号乘法方法。它只使用一个完整加法器数组和一个最终的波纹进位加法器(RCA)。这个项目的主要目标是设计一个固定宽度的BW乘法器，使用全宽度的BW乘法器来计算2n输出作为部分乘积的加权和。许多应用程序需要n位输出。一个典型的例子是计算密集型的数字专用集成电路(ASIC)，其中算术块输出的位宽是根据与系统相关的精度问题选择的。具有n位输出的倍增器在数字信号处理器中也很有用，其中数据路径的输入和输出可以存储在具有相同位宽的寄存器中。 A fixed-width multiplier is an n × n multiplier that computes, with a certain 7yapproximation, the most-significant bits of the product. |
| BW算法是一种处理符号位的有效方法。BW倍增器只使用全加法器。本课题的主要目的是减少使用半加法器和全加法器实现的定宽符号乘法器的面积和功耗。 |
现有固定宽度倍增器 |
| 并行乘法器是多媒体和数字应用的基本组成部分，它的输入和输出具有相同的位宽。这些电路在文献中被称为定宽乘法器或定宽乘法器。设计固定宽度乘法器最明显的方法是使用全宽度乘法器，其输出是固定宽度/四舍五入到n位，并释放乘积的低有效位。然而，可以利用固定宽度的特性来简化乘数结构，以提高功率和速度。基本上，我们可以放弃部分积数组中的部分积，以降低电路的复杂性，但代价是在精度方面。这是文献中提出的所有固定宽度乘法器架构所追求的方法。 |
 |
| 固定宽度h=2，并使用变量校正方案来计算结果。文献中已经提出了许多误差补偿方法。在最简单的方法中，补偿函数是一个固定偏差。在所谓的可变校正(或自适应)定宽乘法器中获得更好的精度。在这些体系结构中，利用LSP子节点最左边一列的部分积来获得LSP子节点元素之和的概率估计。在图2.1中，LSP minor最左边一列的偏积用灰色标注，命名为Input Correction (IC)， f(IC)为补偿函数。 |
| f(IC)的选择是定宽乘法器设计的关键步骤。该功能应该在硬件上有效地实现，同时应该提供LSP子节点元素之和的良好估计。 |
最小均方补偿函数 |
| 在下面，我们将考虑无符号乘法器，我们还将假设(0,1)中的分数值的输入。 |
 |
提出了baugh-wooley算法 |
| BW算法是一种相对直接的符号乘法方法。由BW算法导出的定宽乘法器产生n位乘法器和n位乘法器的n位输出积。这是一种处理符号位的有效方法。BW倍增器只使用全加法器。所有的比特产品都是通过一个全加法器和最终RCA数组并行生成和收集的。重组部分积数组的创建包括三个步骤: |
| i)前N-1个部分积行的最高有效位(MSB)和最后一个部分积行的所有位(MSB除外)颠倒。 |
| ii)将A ' 1 '添加到第n列。 |
| iii)对最终结果的MSB进行否定。 |
| 图4.1为n×n BW乘法器的部分积阵图。 |
 |
| 答:截断 |
| 截断是一种在偏积矩阵中不形成最小有效列的方法。没有以这种方式形成的列的数量T，定义了截断的程度和T最小有效位(LSB)的乘积总是导致â '  ' 0 '。固定宽度乘法背后的算法与处理非固定宽度乘法时相同，而不考虑截断程度。 |
| b .舍入 |
| 通常，一个n位乘数和一个n位乘数会得到一个2n位的乘积。有时需要n位输出以减少存储的比特数。这分两步完成。 |
结果 |
| A.电气性能 |
| 正如我们前面指出的，我们的固定宽度乘法器非常适合有效的基于树的实现。这种情况发生在大多数先前提出的固定宽度乘法器上，使用具有纹波架构的阵列乘法器，非常缓慢且耗电。这些架构还可以通过更有效的节省进位的TDM(三维算法)减少方法来实现。然而，值得强调的是，与补偿函数相关的偏积矩阵中添加的项仍然是通过纹波AND/OR网络获得的，这增加了功耗和传播延迟。为了在各种方法之间进行公平的比较，我们通过使用进位节省TDM约简树和快速进位传播加法器来实现每个乘法器。 |
| B面积与准确度的权衡 |
| 在实际应用中，精度通常受到系统级考虑的限制。因此，设计者的目标是在指定的精度下实现最低的复杂度。正如我们在前几节中强调的那样，是准确度和复杂性之间的权衡参数，可用于获得最佳设计。因此，考虑到精度和复杂性之间的权衡，比较不同的固定宽度乘法器是非常有用的。TDM是一种比以往提出的方法更有效的提高面积的方法。正如我们前面所指出的，我们的固定宽度倍增器非常适合有效的基于树的实现。 |
| 这种情况也发生在大多数先前提出的固定宽度乘法器上。因此，在进行各种架构的比较时，我们通过使用进位保存TDM约简树和快速进位传播加法器来实现所有电路。正如我们前面所指出的，我们的固定宽度倍增器非常适合有效的基于树的实现。这种情况也发生在大多数先前提出的固定宽度乘法器上。因此，在进行各种架构的比较时，我们使用进位保存的TDM约简树实现所有电路，然后使用快速的定宽Xilinx合成工具的面积报告如表5.1所示。总面积是根据设备中存在的LUT的数量和相应的占用片的利用率来计算的。 |
 |
 |
 |
| 面积大于固定宽度。用Xilinx仿真工具仿真定宽线性乘法器的波形如图5.2所示。给定处理的比特 |
 |
 |
| 表5.3显示了固定宽度LINEAR COMPENSATION乘法器Xilinx合成工具的Area报告。总面积是根据设备中存在的LUT的数量和相应的占用片的利用率来计算的。以上对所有参数进行了说明和说明。显然，正常的乘法需要比固定宽度更大的面积。对于1.5位和2位定宽乘法器的后合成实现数据，使用辅助树的方法相对于标准架构产生了一些优势，特别是对于重复部分积的数量较高的2位乘法器。例如，对于和，使用标准架构的2位固定宽度乘法器会导致相对于PRESENT方法的乘法器的面积增加。本文中提出的固定宽度乘法器相对于先前提出的体系结构更准确，这种改进在较大的情况下更为明显。 |
结论 |
| 使用Xilinx工具从面积和功率的角度分析了在树缩减过程中，通过共同考虑部分乘积位的删除、减少、截断和舍入的截断乘法器设计。固定宽度乘法器是截断乘法器设计的子集，对面积和功率进行了10*10的无符号乘法分析。截断乘法器的总误差不超过LUT，用于需要精确结果的应用程序。使用Xilinx工具，将截断的乘法与扩展的展台乘法器进行比较，以分析面积和功率。对乘法器技术进行了改进，以获得更低的功耗。 |
参考文献 |
|
