关键字 |
| 功耗、低功耗、流程节点、漏电流、电源管理。 |
介绍 |
| 现在，低功耗部件与低功耗轮廓系统的混合使用比以往任何时候都更加重要。降低电力利用率的先决条件一直在增加，因为部件变得由电池控制，更小，更有用。在过去，人们对超大规模集成电路(VLSI)的真正关注是地域、执行和费用。权力思想是辅助的。目前，个性化计算设备和远程通信框架领域取得了惊人的发展和成就，要求低功耗的高处理速度和复杂的实用性。减少力利用的启示与应用对比。在微燃料电池类的多功能应用中，例如pda，目标是保持电池寿命和重量合理，并且捆绑成本低。 |
| 对于精锐的多功能机器，例如便携式计算机，其目标是减少框架中小部件份额的力分散，使其占总力分散的很大一部分。最后，对于精英非电池工作框架，例如工作站，力最小化的总目标是减少框架费用，同时保证长时间的小部件不变的质量。对于这样的优秀框架，流程创新将推动力推向了大纲中所有变量的最前沿。在100纳米以下的工艺中心，由于溢出导致的功率利用已经加入交换行动，成为一个基本的力管理问题。 |
| 在过去的十年里，有许多程序被创建出来，以解决大多数上级不断强制减少的先决条件。基本的低功耗计划策略，例如减少元件力的时钟门控，或减少溢出电流的不同电压限制(多vt)，都是现有设备所固有和支持的。从图1中，我们可以分析利用力分散在电路轮廓中发生了多少变化。 |
低功耗法 |
| 在VLSI设计过程的不同阶段，有几种不同的优化功耗的方法(表1): |
| 在超大规模集成电路(VLSI)的设计过程中，采用不同的方法进行有效的电源管理是有可能的。因此，设计师需要一种巧妙的方法来优化设计中的电力利用。 |
功耗 |
| 电路中有三个部分负责力的传递:元力、短路力和静力。其中，元件功率或交换力基本上是在充电或释放电容器时分散的功率，如下所示[5,6]: |
 (1） |
| 其中CL:负载电容，扇出、导线长度和晶体管质量的效用，Vdd:电源电压，随着连续的工艺接头而下降，_:活动问题，意味着导线平均切换的频率，f:时钟频率，在每个连续的路由节点上上升。静态功率或漏电功率是提供电压(Vdd)、开关阈值(Vt)和晶体管质量的效用(图2)。随着线路节点的收缩，漏电成为进一步的主要能源利用，至少消耗30%的总功率。当PMOS器件和NMOS器件同时通电时，产生的撬杠电流也会导致漏电损耗[17]。大多数电路点最小化方法只注重减小亚阈值泄漏，而不考虑栅极泄漏的影响。为此，设计了降低睡眠状态下亚阈值漏电流的MTCMOS方案。图2显示了CMOS中负责功耗的各种部件。 |
功耗来源 |
| 在大多数情况下，当电路中的电容器因交换操作而充电或释放时，电力就会被消耗掉。因此，在一个框架中，这种力量的传播是通过减少交换演习来监测的，交换演习是通过关闭框架中不需要的部分来进行的。庞大的VLSI电路包含不同的部件，如处理器、实用单元和控制器。力衰减的思想是在不需要的时候停止处理器的任何部分，目的是在处理器工作时减少功耗。 |
静态功耗 |
| 静态功率是在不受控制时被栅极溶解的功率，也就是说，当它停止或静止时。优选地，CMOS(互补金属氧化物半导体)电路不溶解静态(DC)电源，因为在稳定状态下，从Vdd到地没有直线路径。 |
动态功率 |
| 元件力是电路动态时所传播的力。电路是动态的，当网络上的电压由于连接到电路上的一些升压而变化时。因此，元件的功率散射是由充电引起的。 |
功率最小化技术 |
| 这部分定位(表2)独特的方法，以最大限度地减少力量在不同的水平。下表显示了在不同阶段最小化力的独特系统，也被用作今天最小化力的一部分。 |
降低芯片和封装电容 |
| 这可以通过改进方法来实现，例如，具有大部分或完全排水井的SOI, CMOS扩展到亚微米器件尺寸，以及改进互连衬底，例如多芯片模块(MCM)。这种方法可以非常成功，但又非常慷慨。 |
调节供电电压(电压调节) |
| 这种方法在降低功耗方面非常有用，但经常需要新的IC制造工艺。 |
使用电源管理技术 |
| 强大的权力管理包括确定正确的工程、升级库的利用、IP(授权创新)和大纲战略。图3演示了强制管理方法。 |
CAD方法和技术 |
| 今天的EDA设备充分地帮助这些力量管理方法。他们还在使用过程中提供额外的权力资金。低功耗VLSI计划可以在从算法和框架级别到设计和电路级别的大纲审议的不同级别上完成。 |
物理设计中的低功耗管理 |
| 物理轮廓装置破译力计划并有效地执行设计，从特殊单元的情况到在众多角落、模式和力状态附近的力空间上的转向和改进，以及装配变异性。这个临时关机时间也可以称为“低功率模式”或“惰性模式”。在一天结束时，当需要运行电路方块时，它们被设定为“动态模式”。 |
结论 |
| 对低功耗框架的需求不断地由众多业务部分决定。令人震惊的是，低功率规划为正式复杂的配置问题增加了另一种测量方法，并且必须提前制定力、性能和面积的大纲。它会比最好的PA更接近电路的估计。爸爸电路被创建，所以他们有最好的功率和面积。对于更大的电路，这种质量已被证明超过他们的默认电路。利用RTL开关活动的功率编译器得到力的结果，利用门级开关的功率编译器利用台积电65nm工程库提供的力描述库。力和面积是概述先进电路的三个重要要求，有一些应用，如战略火箭应用和其他与保护相关的任务，将迫使电路保持在一个更小的区域。 |
鸣谢 |
| 通讯作者非常感谢博帕尔IES科技学院电子与通信系的所有教职员工，M.P.和印度一直以来的支持和鼓励。这为我国技术水平的提高，为社会文明的发展提供了广阔的前景。 |
|
表格一览 |
|
|
|
数字一览 |
|
|
|
参考文献 |
- Michael Keating, David Flynn, Robert Aitken, Ala gibson和Kaijian Shi，“低功耗系统芯片设计方法手册”，施普林格出版物，纽约，2007年。
- 创建低功耗数字集成电路实现阶段，Cadence, 2007。
- 刘卫东，金晓东，奚雪梅，James Chen，郑敏智，刘志红，程玉华，陈凯，陈曼孙，Kelvin Hui，黄建辉，Robert Tu, Ping K Ko，和胡晨明，BSIM3v3.3 MOSFET模型用户手册，加州大学伯克利分校电子工程与计算机科学系，2005。
- Glasser, Lance A，和Daniel W Dobberpuhl，超大规模集成电路的设计与分析，Addison-Wesley出版公司，1985。
- J. Flynn, B. Waldo，“复杂SoC设计中的电源管理”，http://www.synopsys.com/sps。
- “低压数字系统设计的设计考虑因素和工具”，第33期，设计自动化会议，pp.113-118,199。
- Y. Ye, S. Borkar和V. De，“在高性能电路中减少待机泄漏的新技术”，在Symp。超大规模集成电路挖掘。技术论文，1998，第40-41页。
- Sagahyroom。砂矿。J, Burmood。米,卢斯•玛索乌米。M“基于vhdl的静态CMOS电路中开关活动估计的仿真方法”，《电子工程学报》，1988,pp.295-300。
|
菜单
(1）
